[发明专利]半导体装置以及其制造方法在审
| 申请号: | 201410305217.3 | 申请日: | 2014-06-30 |
| 公开(公告)号: | CN104821304A | 公开(公告)日: | 2015-08-05 |
| 发明(设计)人: | 福井刚 | 申请(专利权)人: | 株式会社东芝 |
| 主分类号: | H01L23/495 | 分类号: | H01L23/495;H01L23/31;H01L21/60;H01L21/56 |
| 代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 房永峰 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 半导体 装置 及其 制造 方法 | ||
关联申请
本申请享受以日本专利申请2014-16883号(申请日:2014年1月31日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部的内容。
技术领域
本发明的实施方式涉及半导体装置以及其制造方法。
背景技术
以往的半导体装置中,通过绝缘性的树脂将半导体芯片、连接半导体芯片和引线框(lead frame)的连接端子(连接线(wire)、连接器)整体覆盖。在这种以往的半导体装置中,经由与金属相比热传导率低的树脂来进行散热,因此,将由半导体芯片产生的热充分地散热是困难的。例如,具有如车载用途、产业用途的半导体装置那样,在使用时流过大电流的半导体装置中由半导体芯片产生的热变大的问题。
此外,在通过连接器将半导体芯片和引线框电连接的半导体装置中,在通过回流焊处理对连接器进行接合时,有由于熔融后的焊料的浮力而发生连接器的位置偏离、倾斜等的问题。连接器的位置偏离、倾斜有可能导致裂缝的产生、成品率的降低、连接器和树脂的剥离以及各种可靠性降低等的问题。
发明内容
本发明提供一种具有高散热性和优秀的低导通电阻性的半导体装置以及其制造方法。
本实施方式的半导体装置具备半导体芯片、金属制的引线框、树脂制的密封部以及金属制的连接器。半导体芯片具有表面电极。引线框具有底座部以及接线柱部,该底座部在表面搭载着半导体芯片,该接线柱部与底座部分离而设置。密封部以覆盖半导体芯片的方式形成。连接器具有与半导体芯片的表面接合的芯片接合部、与引线框的接线柱部的表面接合的接线柱接合部以及将芯片接合部与接线柱接合部之间连结的连结部。芯片接合部形成得比接线柱接合部以及连结部厚,且芯片接合部的至少一部分从密封部的表面露出。
附图说明
图1是表示第1实施方式的半导体装置的概略构成图。
图2是表示第1实施方式的半导体装置的其他例的概略构成图。
图3是表示第1实施方式的半导体装置的其他例的概略构成图。
图4是表示第1实施方式的半导体装置的其他例的概略构成图。
图5是表示第1实施方式的半导体装置的其他例的概略构成图。
图6是表示第1实施方式的半导体装置的制造工序的说明图。
图7是表示第2实施方式的半导体装置的概略构成图。
具体实施方式
以下,参照附图来说明本发明的实施方式的半导体装置以及其制造方法。
(第1实施方式)
首先,参照图1~图6来说明第1实施方式的半导体装置。本实施方式的半导体装置将半导体芯片1和引线框2通过连接器3电连接,半导体芯片1通过树脂制的密封部4密封。
这里,图1(A)是表示本实施方式的半导体装置的俯视图。图1(A)中,将密封半导体芯片1的密封部4省略。此外,图1(B)是图1(A)的X-X线剖面图。图1(B)中图示了将半导体芯片1密封的密封部4。对于图2~图7也同样,设为在俯视图中将密封部4省略,在剖面图中图示了密封部4。如图1所示,本实施方式的半导体装置具备:半导体芯片1、引线框2、连接器3、密封部4以及接合部51、52、53。
半导体芯片1在内部具有例如IGBT(Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)、功率MOS(Metal Oxide Semiconductor,金属氧化物半导体)晶体管以及功率IC(Integrated Circuit,集成电路)等,在半导体芯片1的表面以及背面具有用于将它们驱动的电极。在半导体芯片1的表面形成的电极(以下成为“表面电极”)被设置于半导体芯片1的表面的整体或一部分。表面电极与例如高压侧电源连接。在半导体芯片1的背面形成的电极(以下成为“背面电极”)被设置于半导体芯片1的背面的整体或一部分。背面电极与例如低压侧电源连接。另外,在本说明中设为,表面表示剖面图中的上侧的面,背面表示剖面图中的下侧的面。半导体芯片1与引线框2的底座(bed)部21接合。
引线框2是固定有半导体芯片1的金属制的板状部件,具备底座部21、接线柱(post)部22、23。如图1(A)所示,底座部21以及接线柱部22、23分别具备用于将半导体芯片1和外部配线连接的外引线24。此外,如图1(B)所示,引线框2的底座部21的背面从密封部4露出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410305217.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:具有静电放电(ESD)保护的半导体布置
- 下一篇:半导体器件的形成方法





