[发明专利]集成电路的电感衬底隔离结构

说明书

技术领域

本发明涉及射频集成电路技术领域，特别是涉及一种集成电路的电感衬底隔离结构。

背景技术

射频集成电路中电感的品质因数也称Q值和电感的工作频率对射频电路的性能影响起到了至关重要，对电感衬底的隔离的好与坏会严重影响到电感的品质因数和工作频率，影响着部分射频电路的性能提高。现代集成电路中对电感衬底的隔离技术不断发展，出现了各种不同的衬底隔离技术，隔离效果也是各有千秋，近年来隔离技术也得到了长远提高。

现代射频集成电路中，电感衬底隔离中有两种典型的隔离方案，第一种方案是用金属层接地作为屏蔽层；第二种方案是利用n阱接地或者n阱浮空作为屏蔽层。

现有技术中存在的缺陷有：电感对衬底的涡流效应不能得到有效的消除，造成电感对衬底的损耗过大，影响电感品质因数与工作频率。

发明内容

基于此，本发明提供一种集成电路的电感衬底隔离结构，能有效降低电感对衬底的电磁损耗，减小电感与屏蔽层及衬底之间的耦合电容，提高电感的品质因数和工作频率。

一种集成电路的电感衬底隔离结构，包括：

p型衬底；

在所述p型衬底中形成的n型阱区，所述n型阱区包括多个n阱；

在所述多个n阱中注入形成的多个p型有源区；其中，所述n型阱区为矩形，所述n型阱区的对角线将所述n型阱区划分为四个三角形区域，多个所述p型有源区之间等间距平行分布在每个三角形区域上；相对的两个三角形区域上的p型有源区的排列方向相同，相邻的两个三角形区域上的p型有源区的排列方向相互垂直；

覆盖在所述n型阱区上的多晶硅屏蔽层，所述多晶硅屏蔽层包括多条n型多晶硅，每条n型多晶硅覆盖在相邻两个n阱之间，并通过所述p型有源区间隔开；

覆盖在所述多晶硅屏蔽层上的金属层，所述金属层为X型金属结构，所述X型金属结构设置在所述n型阱区的对角线位置；

覆盖在所述金属层上的电感，所述电感的中心点与所述X型金属结构的中心点重合。

上述集成电路的电感衬底隔离结构，p型衬底中形成有n型阱区，在多个n阱中注入形成有多个p型有源区，多条n型多晶硅覆盖在相邻两个n阱之间，并通过所述p型有源区间隔开，从而形成反偏pn结的屏蔽架构，能有效阻断电感对衬底的涡流作用；X型金属结构设置在所述n型阱区的对角线位置并覆盖在n型多晶硅上，将电流点汇聚到电感中心点并拉到低电位点，可有效减小电感对于连接金属的涡流作用；本发明的电感衬底隔离结构，能大大减少电感电磁作用对衬底的涡流效应，显著提高隔离效果，提高电感品质因数，稳定电感的工作频率，从而有效发挥集成电路的性能。

附图说明

图1为本发明集成电路的电感衬底隔离结构在一实施例中的结构示意图。

图2为图1中P型衬底的结构示意图。

图3为图1中多晶硅屏蔽层的结构示意图。

图4为图1中P型衬底的剖面示意图。

图5为图1中多晶硅屏蔽层与金属层的结构示意图。

图6为本发明集成电路的电感衬底隔离结构在另一实施例中的电位连接示意图。

具体实施方式

下面结合实施例及附图对本发明作进一步详细说明，但本发明的实施方式不限于此。

如图1所示，是本发明集成电路的电感衬底隔离结构在一实施例中的结构示意图，包括：

p型衬底11；

在所述p型衬底11中形成的n型阱区，所述n型阱区包括多个n阱12；

在所述多个n阱12中注入形成的多个p型有源区13；其中，如图2所述为P型衬底的结构示意图，所述n型阱区为矩形，所述n型阱区的对角线将所述n型阱区划分为四个三角形区域(21～24)，多个所述p型有源区13之间等间距平行分布在每个三角形区域上；相对的两个三角形区域上的p型有源区13的排列方向相同，相邻的两个三角形区域上的p型有源区13的排列方向相互垂直；

覆盖在所述n型阱区上的多晶硅屏蔽层，如图3所示为多晶硅屏蔽层的结构示意图，如图4所示为p型衬底的剖面示意图，所述多晶硅屏蔽层包括多条n型多晶硅14，每条n型多晶硅14覆盖在相邻两个n阱12之间，并通过所述p型有源区13间隔开；

覆盖在所述多晶硅屏蔽层上的金属层，如图5所示为多晶硅屏蔽层与金属层的结构示意图，所述金属层为X型金属结构15，所述X型金属结构15设置在所述n型阱区的对角线位置；

覆盖在所述金属层上的电感16，所述电感的中心点与所述X型金属结构15的中心点重合；