[发明专利]半导体器件及其制造方法

说明书

本发明公开了一种半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法可以包括提供具有凹槽的衬底；在凹槽内外延地形成包括掺杂的半导体材料的第一层；以及在凹槽的至少一部分的上方外延地形成包括未掺杂的半导体材料的第二层。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其制造方法。

背景技术

例如，半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子设备。通常通过处理半导体衬底，例如，在半导体衬底上方依次沉积绝缘层或介电层、导电层和半导体材料层，然后使用光刻或蚀刻图案化各种材料层以在其上形成电路部件和元件，来制造半导体器件。

处理半导体衬底可能导致来自部分半导体衬底的材料的不期望的损失(例如，半导体材料)，从而对被制造的半导体器件产生不利的影响。需要解决上文所确定的问题，并且需要制造半导体器件的新方法。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种制造半导体器件的方法，所述方法包括：提供具有凹槽的衬底；在所述凹槽内外延地形成包括掺杂的半导体材料的第一层；以及在所述凹槽的至少一部分的上方外延地形成包括未掺杂的半导体材料的第二层。

在该方法中，所述第二层的厚度在约1纳米到约6纳米的范围内。

在该方法中，所述第二层的未掺杂的半导体材料包括未掺杂的硅。

该方法进一步包括：在所述第二层和所述衬底的一部分的上方形成掩模层；以及去除所述掩模层设置在所述第二层上方的一部分。

在该方法中，去除所述掩模层的一部分包括湿蚀刻工艺。

在该方法中，所述第二层还包括掺杂的半导体材料，其中，所述第二层的未掺杂的半导体材料远离所述衬底的顶面，并且所述第二层的掺杂的半导体材料邻近所述衬底的顶面。

在该方法中，所述第二层的掺杂的半导体材料具有梯度掺杂分布，邻近所述衬底的顶面的掺杂剂浓度较高，而远离所述衬底的顶面的掺杂剂浓度较低。

该方法进一步包括：在所述第一层的表面上方外延地形成包括半导体材料的第三层，其中，外延地形成所述第二层包括在所述第一层和所述第三层的上方外延地形成所述第二层。

在该方法中，所述第三层的顶面设置在所述衬底的顶面的上方。

在该方法中，所述第三层的顶面至少与所述衬底的顶面基本齐平。

在该方法中，所述第三层的厚度在约1纳米到约5纳米的范围内。

在该方法中，所述第三层的半导体材料包括选自由SiC和SiCP组成的一组材料中的至少一种材料。

根据本发明的另一方面，提供了一种制造半导体器件的方法，所述方法包括：提供具有凹槽的衬底；在所述凹槽内外延地形成包括掺杂的半导体材料的第一层；在所述凹槽的至少一部分的上方外延地形成包括未掺杂的半导体材料的第二层；在所述第二层和所述衬底的一部分的上方形成掩模层；蚀刻所述掩模层设置在所述第二层上方的一部分；以及在所述第一层的上方形成电接触件。

在该方法中，所述掩模层包括氮化物材料。

在该方法中，所述第二层的未掺杂的半导体材料包括未掺杂的硅。

该方法进一步包括：在所述第一层的表面的上方外延地形成包括半导体材料的第三层，其中，外延地形成所述第二层包括在所述第一层和所述第三层的上方外延地形成所述第二层。

根据本发明的又一方面，提供了一种半导体器件，包括：衬底，具有凹槽；第一层，包括掺杂的半导体材料，并位于所述凹槽内；以及第二层，包括未掺杂的半导体材料，并位于所述凹槽的至少一部分的上方。