[发明专利]半导体器件及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其是涉及一种半导体器件及其形成方法。

背景技术

随着半导体技术发展，器件的集成度不断增加，器件特征尺寸(Critical Dimension，CD)越来越小。

而随着特征尺寸得逐渐减小，互连结构之间的RC延迟(RC delay)对半导体器件的影响越来越大，而降低互连结构中介质层材料的K值是有效降低RC延迟效应的方法，因而现有技术中，介质层多采用低K介电材料(K＜3)或超低K介电材料(K＜2.6)。

此外，现有技术还采用电阻系数更小的铜来取代传统的铝作为互连结构中的金属插塞的材料，以降低金属插塞自身的电阻R。具体地，现有技术采用大马士革(Damascene)或者双大马士革(Dual Damascene)工艺形成铜的金属插塞。

参考图1～图3所示为现有的金属插塞的形成工艺，具体包括：

先参考图1，在半导体衬底(图中未显示)的介质层10内开设通孔11；

接着参考图2，在所述通孔11侧壁形成扩散阻挡层12；

参考图3，之后在所述通孔11内填充如铜等金属材料，形成金属插塞13。其中。

所述扩散阻挡层12用于防止金属插塞13中的金属原子扩散进入介质层10，从而降低半导体器件性能。当所述金属插塞13材料为铜时，所述扩散阻挡层12材料可以是钽(Ta)、氮化钽(TaN)等，形成工艺包括物理气相沉积(Physical Vapor Deposition，PVD)等。

然而，在实际操作过程中发现，随着半导体器件特征尺寸减小，通过现有技术形成的金属插塞性能已无法满足半导体技术发展的需要，为此如何提高金属插塞性能是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高金属插塞的性能。

为解决上述问题，本发明提供的半导体器件的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成介质层，在所述介质层中形成开孔；

对所述开孔的侧壁进行至少一次表面处理，所述表面处理包括：通过第一离子对所述开孔进行处理，在所述开孔侧壁上形成离子吸附层；

通过与第一离子电性不同的第二离子对所述开孔进行处理，所述第二离子与所述离子吸附层反应形成保护层；

向所述开孔内填充金属材料层，以形成金属插塞。

可选地，通过第一离子对所述开孔进行处理，在所述开孔侧壁上形成离子吸附层的步骤包括：

向等离子体发生装置中通入第一气体，以形成所述第一离子；使所述第一离子吸附在所述开孔侧壁，形成含有第一离子的离子吸附层；

通过与第一离子电性不同的第二离子对所述开孔进行处理，所述第二离子与所述离子吸附层反应形成保护层的步骤包括：

向等离子体发生装置中通入第二气体，以形成所述第二离子；使所述第二离子与所述离子吸附层内的第一离子反应，以形成所述保护层。

可选地，向等离子体发生装置中通入第一气体，以形成所述第一离子的步骤包括：

向等离子体发生装置中通入SiH₄作为第一气体，所述SiH₄被等离子化后形成SiH_x⁺作为第一离子，其中，0≤x≤3；

向等离子体发生装置中通入第二气体，以形成所述第二离子，使所述第二离子与所述离子吸附层内的第一离子反应，以形成所述保护层的步骤包括：

向等离子体发生装置中通入N₂作为第二气体，所述N₂被等离子化后形成N^-作为第二离子，SiH_x⁺与N^-反应形成氮化硅材料的保护层。

可选地，向等离子体发生装置中通入第一气体，以形成所述第一离子的步骤包括：

向等离子体发生装置中通入Al(CH₂CH₃)₃作为第一气体，Al(CH₂CH₃)₃被等离子化后形成Al(CH₂CH₃)_y⁺作为第一离子，其中，0≤y≤2；

向等离子体发生装置中通入第二气体，以形成所述第二离子，使所述第二离子与所述离子吸附层内的第一离子反应，以形成所述保护层的步骤包括：