[发明专利]一种版图设计方法和版图设计系统

说明书

本发明提供一种版图设计方法和版图设计系统，涉及集成电路设计及制造技术领域。本发明的版图设计方法，包括冗余通孔填充、版图合并、调用PDK中的DRC编码进行DRC验证、去除DRC验证错误等步骤，可以降低建立冗余通孔填充方案的工作负载、提高版图设计的效率，提高产品良率，从而从多方面降低成本。本发明的版图设计系统，包括冗余通孔填充模块、版图合并模块、DRC验证模块以及版图操作模块等独立的模块，该模块化的冗余通孔填充方案直接调用PDK中的DRC编码进行DRC验证而不需为了和冗余通孔填充整合成一个文件而大量修改PDK DRC编码，可以降低工作量，该方案还可以使各个模块自由组合，从而使客户可以根据自身软件许可进行自由搭配，降低使用成本。

技术领域

本发明涉及集成电路(IC)设计及制造技术领域，具体而言涉及一种版图设计方法和版图设计系统。

背景技术

随着半导体技术发展到40nm及以下工艺节点，需要在设计的版图中插入冗余通孔(redundant via；RV)。冗余通孔的插入通常是指以矩形通孔(或称条状通孔)或者双正方形通孔代替单正方形通孔。通过冗余通孔插入，可以降低通孔(via)的断路风险并可以帮助降低连接电阻，从而提高产品的良率。因此，冗余通孔插入已经成为可制造设计(DFM)的一个重要内容。

然而，目前的冗余通孔(RV)插入方法是将冗余通孔填充(RV filling)、设计规则检查(DRC)与版图操作(layout operation)混合在一起进行的，上述三个功能通过一个模块来实现。在版图设计过程中，采用上述方法进行冗余通孔的插入往往存在如下问题：每条DRC编码均需要被修改来更新变化的和导出的层名称，以在一个脚本里调用冗余通孔填充结果。这会造成非常高的工作负载，尤其当设计规则越来越复杂以及经常进行版本升级的情况下。例如，图1示意了DRC编码在修改前后的变化的对比情况，其中上图为一种原始DRC编码，下图为对上图的原始DRC编码的层名称进行修改后得到的DRC编码，由此可见，对DRC编码的修改会造成非常高的工作负载。而且，修改后的DRC编码往往不易被质量保证流程检测出真实存在的错误，导致建立和维持冗余通孔的运行设置(runset)文件非常困难。

此外，采用上述方法进行冗余通孔的插入还存在如下问题：冗余通孔填充(RVfilling)与设计规则检查(DRC)必须使用同一EDA厂商的相同软件。用户不能混合使用不同的软件来实施冗余通孔填充，例如：使用一个EDA工具软件进行冗余通孔的填充而使用另一个EDA工具软件进行设计规则检查通常是不可行的。这也就导致了在版图设计过程中如果使用这一冗余通孔填充方法，将需要在获得软件许可上花费很多。

因此，为了解决现有技术中的上述技术问题，有必要提出一种新的版图设计方法和版图设计系统。

发明内容

针对现有技术的不足，本发明提供一种版图设计方法和版图设计系统，可以降低工作负载、提高版图设计的效率，并可以降低成本。

本发明实施例一提供一种版图设计方法，所述方法包括：

步骤S101：提供原始版图文件，对所述原始版图文件进行冗余通孔填充以形成第二版图文件；

步骤S102：将所述第二版图文件与所述原始版图文件合并以形成第三版图文件；

步骤S103：对所述第三版图文件进行DRC验证，其中所述DRC验证直接调用PDK中的DRC编码并根据验证结果输出包含DRC错误的第四版图文件；

步骤S104：将所述第四版图文件中的DRC错误从所述第二版图文件中通过版图操作去除以形成第五版图文件，并将所述第五版图文件与所述原始版图文件合并以形成第六版图文件。

可选地，在所述步骤S104之后还包括步骤S105：