[发明专利]一种制作半导体器件的方法在审
| 申请号： | 201410276467.9 | 申请日： | 2014-06-19 |
| 公开（公告）号： | CN105226026A | 公开（公告）日： | 2016-01-06 |
| 发明（设计）人： | 邹陆军;李绍彬;仇圣棻 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/768;H01L21/28 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 制作 半导体器件 方法 | ||
1.一种制作半导体器件的方法，包括：
提供半导体衬底，在所述半导体衬底上形成有多个栅极叠层结构，以及位于所述多个栅极叠层结构之间的在所述半导体衬底中形成的源区和漏区；
在所述半导体衬底上形成金属层，以填充所述多个栅极叠层结构之间的间隙；
执行平坦化工艺，以使所述金属层和所述栅极叠层结构的顶部齐平；
回刻蚀去除部分位于所述漏区上的所述金属层，以露出所述半导体衬底；
在所述半导体衬底上形成介电层，以覆盖露出的所述半导体衬底；
其中，位于所述漏区上剩余的所述金属层形成彼此隔离的漏极接触。
2.如权利要求1所述的方法，其特征在于，还包括在形成所述介电层之后执行平坦化工艺，以露出所述栅极叠层结构和所述金属层的步骤。
3.如权利要求1所述的方法，其特征在于，所述金属层的材料为钨。
4.如权利要求1所述的方法，其特征在于，所述栅极叠层结构的两侧还形成有侧墙。
5.如权利要求1所述的方法，其特征在于，所述栅极叠层结构从下而上依次包括隧穿氧化层、浮栅、栅介电层、控制栅和硬掩膜层。
6.如权利要求1所述的方法，其特征在于，所述半导体器件为NOR型闪存。
7.如权利要求1所述的方法，其特征在于，在所述半导体衬底上形成所述金属层之前还包括在所述源区和漏区上形成金属硅化物的步骤。
8.如权利要求1所述的方法，其特征在于，在所述半导体衬底上形成所述介电层之后不需要对所述介电层进行热处理的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410276467.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种电镀发泡清洗装置
- 下一篇：一种千斤顶的加高顶盘
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
