[发明专利]非易失性半导体存储器

说明书

一种容易制造且可靠性高的非易失性半导体存储器。本发明的电阻式存储器具有存储器阵列，所述存储器阵列是将多个包含可逆且非易失地进行转变的可变电阻元件(R1、R2)与连接于该可变电阻元件(R1、R2)的晶体管(T1、T2)的单元单位(CU)形成为矩阵状而成。晶体管(T1、T2)的栅极连接于字线(WL)，晶体管的漏极区域(12、16)通过可变电阻元件(R1、R2)而连接于位线(BL、)，源极区域(14)连接于源极线(SL)。可变电阻元件(R1、R2)选择性地形成在沿存储器阵列的行方向延伸的薄膜(110)内。

技术领域

本发明涉及一种非易失性半导体存储器(nonvolatile semiconductor memory)，尤其涉及一种利用包含可变电阻元件的电阻式存储器的存储器阵列(memory array)的构造。

背景技术

作为代替快闪存储器(flash memory)的非易失性存储器，利用可变电阻元件的电阻式存储器受到注目。电阻式存储器是通过对可变电阻元件的薄膜(例如金属氧化物等)施加电压而可逆且非易失地设定可变电阻层的电阻，从而储存资料(data)。电阻式存储器具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，在未来个人电脑和电子设备上极具应用潜力。

图1示出一典型的电阻式存储器阵列。一个存储器的单元单位CU包括可变电阻元件及与该可变电阻元件串联连接的存取用晶体管。存储器阵列包含由m×n(m、n为1以上的整数)个单元单位形成的二维阵列，晶体管的栅极连接于字线，漏极区域连接于可变电阻元件的其中一端点，源极区域连接于源极线。可变电阻元件的另一端点连接于位线。

可变电阻元件包含一可变电阻的薄膜(例如是氧化铪(HfOx)等金属氧化物)，可通过所施加电压的大小及极性，而将电阻值可逆且非易失地设定为低电阻状态或高电阻状态。将可变电阻元件设定(或写入)为高电阻状态的情况称为设置(SET)，将可变电阻元件设定(或写入)为低电阻状态的情况称为重设(RESET)。

单元单位可通过字线、位线及源极线以位元为单位进行选择。例如，在对单元单位M11进行写入的情况下，通过字线WL1使晶体管导通，且对位线BL1、源极线SL1施加与设置或重设对应的电压。由此，设置或重设可变电阻元件。在进行单元单位M11的读出的情况下，通过字线WL1使晶体管导通，且对位线BL1、源极线SL1施加用以读出的电压。在位线BL1显现与可变电阻元件的设置或重设对应的电压或电流，通过感测电路(sense circuit)来检测该电压或电流。

典型的电阻式存储器有如图1所示般由一个晶体管(1T)及一个可变电阻元件(1R)构成的存储器单元单位，除此以外也有如图2所示般由两个晶体管及两个可变电阻元件(2T+2R)的存储器单元单位。请参照图2，图中之单元单位包括串联连接在一对位线BL、位线之间的一对存取用晶体管T1、晶体管T2与一对可变电阻元件R1、可变电阻元件R2。其中，晶体管T1、晶体管T2的源极共同连接至一共用源极线SL，晶体管T1与可变电阻元件R1串联连接在位线BL与共用源极线SL之间，晶体管T2与可变电阻元件R2串联连接在共用源极线SL与位线之间。而且，晶体管T1、晶体管T2的栅极共同地连接于字线WL。所述2T+2R架构的单元单位CU可通过在一对可变电阻元件中储存互补的(complementary)资料以提升存取速度。

互补的单元单位CU是在对任一可变电阻元件进行设置时，对另一可变电阻元件进行重设。所以，在一对位线BL、位线之间会产生一信号差，并可利用该信号差判定资料是“0”还是“1”。因此，其可靠性较单一位线(single bit line)高，并可进行高速存取。