[发明专利]基于光互连的并行访问存储系统

说明书

技术领域

本发明属于通信技术领域，特别涉及光互连的存储系统，可用于处理器核与存储系统之间光指令，光数据通信。

技术背景

存储系统，用于计算机中处理器核所使用数据的存储。存储系统包括存储控制器与存储单元。工作于锁步模式的一组存储单元的集合称为rank。存储控制器与rank之间通过电总线的方式进行连接，包括片选总线，地址指令总线和数据总线。存储单元包括地址寄存器，指令控制器，行地址解码器，列地址解码器，数据锁存与驱动器和存储阵列。存储控制器，存储单元放置于电路板的同一层上，存储控制器与存储单元之间，同一rank中的存储单元之间通过板级电路相连接。

当处理器核需要向存储系统中一个rank写入数据时，存储控制器首先通过片选总线选定该rank，然后通过地址总线将数据地址发送到存储单元，存储单元中的指令控制器、行地址解码器和列地址解码器确定存储阵列中的位置，最后存储控制器通过数据总线将数据发送到存储单元，经由数据锁存与驱动器，完成将数据写入到存储阵列中。

当处理器核需要从存储系统中一个rank读取数据时，存储控制器首先通过片选总线选定该rank，然后通过地址总线将数据地址发送到存储单元，存储单元中的指令控制器、行地址解码器和列地址解码器确定数据在存储阵列中的位置，最后存储单元将数据通过数据锁存与驱动器发送到数据总线，完成数据的读取操作。

现有的存储系统结构具有以下不足。首先，在连接方面，存储控制器通过片选总线，地址指令总线和数据总线连接各个rank，由于存储控制器在同一时刻仅能通过片选方式与一个rank通信，当处理器核数目不断增加，同一时间访问存储系统的读写请求随之增加，基于电总线结构的存储系统会出现通信带宽难以提高的问题。其次，扩展存储系统时，需要增加连接到电总线上的rank的数目，电总线连接方式还会使访问存储系统的延时不断增大，存储容量提升没有提高存储系统的性能。第三，存储单元放置于电路板的同一层上，各个存储单元通过板级电路相连接，板级连接线会占用大量电路板面积，同时电路板上长连线会造成信号失真与功耗增加，板级连线上的数据速率受电信号频率限制无法突破性增加。

发明内容

本发明的目的在于针对现有电总线存储系统的不足，提出一种基于光互连的并行访问存储系统，以解决现有电总线存储系统访问带宽低，扩展存储系统时访问延时大，面积开销大，板级电路数据速率低的问题。

为实现上述目的，本发明的并行访问存储系统利用3D堆叠设计技术和片上光互连技术进行设计，其特征在于，采用三维分层结构，它包括光传输层和存储层，光传输层位于顶层，顶层以下其余层为存储层；

所述光传输层，用于完成存储层与系统外部的处理器核之间的光通信，该光传输层上设有N个光发射器，N个光接收器，N条U形波导，N²个宽带发射微环，N²个宽带接收微环，这些光接收器和光发射器位于光传输层的中部位置，且分两排排列，每一排中的光接收器与光发射器交替放置，N条U形波导环绕光发射器与光接收器由中心向四周排列放置；

所述存储层，放置有存储单元，工作于锁步模式的一组存储单元的集合称为rank，同一rank中的存储单元垂直分布于不同存储层上，所有存储层上共有N个rank，在存储层的每层上，N个存储单元均匀放置，呈现网格分布排列，其中N等于2ⁿ，n为非负整数，0＜＜n＜＜log₂M，M取正整数，M为一根波导上可以传输的最大波长数。

作为优选，每个光发射器由一个发射控制器，M个窄带发射微环和一段90°弯折发射波导构成；该发射控制器用于为存储层发送来的电数据信息和电确认信息进行波长分配，该M个窄带发射微环用于将电信息转换为M个特定波长的光信息，该90°弯折发射波导用于将光发射器窄带发射微环发送的光信息传输至U形波导上的宽带发射微环，其一条边上横排放置M个窄带发射微环，另一条边与N条U形波导垂直相交；第i个rank光发射器的90°弯折发射波导与第k条U形波导的交叉点为tik，第1,2,…,N个rank光发射器90°弯折发射波导与U形波导交叉点构成发射交叉点矩阵T_N×N，1＜＜i,k＜＜N，i，k为正整数。