[发明专利]基于总线的FPGA芯片配置方法和配置电路有效
| 申请号： | 201410267773.6 | 申请日： | 2014-06-16 |
| 公开（公告）号： | CN105302754B | 公开（公告）日： | 2021-01-22 |
| 发明（设计）人： | 王宏宇;孙楠楠;刘明 | 申请（专利权）人： | 京微雅格（北京）科技有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 北京亿腾知识产权代理事务所(普通合伙) 11309 | 代理人： | 陈霁 |
| 地址： | 100083 北京市海*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 总线 fpga 芯片 配置 方法 电路 | ||
【权利要求书】：
1.一种基于总线的FPGA芯片配置方法，其特征在于，所述方法包括：
多个主设备和多个从设备挂接到总线上；
所述总线采用仲裁方式从多个主设备中选择第一主设备；
所述主设备具体为被动配置、主动配置、联合测试行为组织JTAG、Flash控制器、解密或解压缩；
所述总线对所述第一主设备的第一配置信息进行解码，得到第二配置信息；
所述总线将所述第二配置信息发送给多个从设备；
所述从设备具体为解密、解压缩、输入输出配置链、时钟配置链或逻辑配置链。
2.一种基于总线的FPGA芯片配置电路，应用于如权利要求1所述方法，其特征在于，所述电路包括多个主设备，总线和多个从设备；
所述总线分别与所述多个主设备和所述多个从设备连接；所述主设备具体为被动配置、主动配置、联合测试行为组织JTAG、Flash控制器、解密或解压缩；
所述总线采用仲裁方式从多个主设备中选择第一主设备；对所述第一主设备的第一配置信息进行解码，得到第二配置信息；将所述第二配置信息发送给多个从设备。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京微雅格（北京）科技有限公司，未经京微雅格（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410267773.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于减小切换抖动的装置和方法
- 下一篇：数据处理方法、装置及电子设备
