[发明专利]降低DRAM软错误的方法

权利要求书

1.一种降低DRAM软错误的方法，应用于计算机系统中，其特征在于，包括如下步骤：

步骤S1，进行DRAM错误检测以获取所述DRAM中数据的错误位数；

步骤S2，判断所述DRAM中数据的错误位数是否达到预警值，若否，则进行错误纠正以使所述DRAM恢复正常状态，且当所述DRAM处于正常状态时所述计算机系统对所述DRAM中的数据进行错误预防，若是，则进行步骤S3；

步骤S3，增加充电电压和/或提高刷新频率以使得所述DRAM中数据的错误位数小于所述预警值，继续进行步骤S2；

其中，所述预警值小于或等于所述DRAM的最大纠错位数，且所述DRAM的最大纠错位数小于或等于所述DRAM的最高错误检测位数。

2.如权利要求1所述的降低DRAM软错误的方法，其特征在于，在所述步骤S1中，当所述DRAM处于错误状态时，进行DRAM错误检测并标记错误以获取所述DRAM中数据的错误位数。

3.如权利要求1所述的降低DRAM软错误的方法，其特征在于，在所述步骤S3中，增加充电电压至增加后的充电电压为原充电电压的A倍，提高刷新频率至增加后的刷新频率为原刷新频率的a倍；

其中，A和a的值均大于1。

4.如权利要求3所述的降低DRAM软错误的方法，其特征在于，所述步骤S2中，所述DRAM恢复正常状态包括所述充电电压恢复为原充电电压，所述刷新频率恢复为原刷新频率。

5.如权利要求1-4任一项所述的降低DRAM软错误的方法，其特征在于，所述DRAM为所述计算机系统的内存，且该DRAM包括一由NMOS晶体管和电容构成的存储单元、字线和位线；

所述字线与所述NMOS晶体管的栅极连接，所述位线与所述NMOS晶体管的源极连接，且该NMOS晶体管的漏极通过所述电容接地；

其中，通过增加所述NMOS晶体管的源级电压和/或提高所述电容的刷新频率，以使得所述DRAM中数据的错误位数小于所述预警值。