[发明专利]输出缓冲器

权利要求书

1.一种输出缓冲器，其特征在于，包括：

一输出级控制单元，接收一输入数据信号以对应地提供一第一设定电压及第二设定电压；

一第一控制单元，接收该第一设定电压以提供一第一控制电压，其中该第一控制电压的高电压电平的时间延迟小于该第一控制电压的低电压电平的时间延迟；

一第二控制单元，接收该第二设定电压以提供一第二控制电压，其中该第二控制电压的高电压电平的时间延迟大于该第二控制电压的低电压电平的时间延迟，并且该第一控制电压的低电压电平的时间延迟等于该第二控制电压的高电压电平的时间延迟；

一第一晶体管，该第一晶体管的一第一端接收一外部电压源，该第一晶体管的一控制端接收该第一控制电压，该第一晶体管的一第二端提供一输出数据信号；以及

一第二晶体管，该第二晶体管的一第一端耦接该第一晶体管的该第二端，该第二晶体管的一控制端接收该第二控制电压，该第二晶体管的一第二端接收一接地电压。

2.如权利要求1所述的输出缓冲器，其特征在于，该输出级控制单元还接收一高阻抗信号，以依据该高阻抗信号及该数据信号决定该第一设定电压及该第二设定电压。

3.如权利要求2所述的输出缓冲器，其特征在于，该输出级控制单元包括：

一第一反相器，该第一反相器的输入端接收该高阻抗信号；

一与非门，该与非门的第一输入端耦接该第一反相器的输出端，该与非门的第二输入端接收该输入数据信号，该与非门的输出端提供该第一设定电压；

一或非门，该或非门的第一输入端接收该高阻抗信号，该或非门的第二输入端接收该输入数据信号，该或非门的输出端提供该第二设定电压。

4.如权利要求1所述的输出缓冲器，其特征在于，该第一控制单元包括：

一第一传输门，该第一传输门的输入端接收该第一设定电压以传送该第一设定电压；

一第一电平位移电路，耦接该第一传输门的输出端以接收该第一设定电压，且提供一第一反相设定电压，其中该第一电平位移电路的上升回转率小于其下降回转率；以及

一第二反相器，该第二反相器的输入端耦接该第一电平位移电路的输出端以接收该第一反相设定电压，该第二反相器的输出端提供该第一控制电压。

5.如权利要求4所述的输出缓冲器，其特征在于，该第二控制单元包括：

一第三反相器，该第三反相器的输入端接收该第二设定电压，该第三反相器的输出端提供一第二反相设定电压；

一第二电平位移电路，耦接该第三反相器的输出端以接收该第二反相设定电压，且提供该第二控制电压，其中该第二电平位移电路的上升回转率小于其下降回转率；以及

一第二传输门，该第二传输门的输入端耦接该第二电平位移电路以接收及传送该第二控制电压。

6.如权利要求5所述的输出缓冲器，其特征在于，该第一电平位移电路及第二电平位移电路分别包括：

一第三晶体管，该第三晶体管的一第一端接收该外部电压源；

一第四晶体管，该第四晶体管的一第一端耦接该第三晶体管的一第二端，该第四晶体管的一控制端接收该第一设定电压或该第二反相设定电压，该第四晶体管的一第二端提供该第一反相设定电压或该第二控制电压；

一第五晶体管，该第五晶体管的一第一端耦接该第四晶体管的该第二端，该第五晶体管的一控制端接收该第一设定电压或该第二反相设定电压，该第五晶体管的一第二端接收该接地电压；

一第四反相器，该第四反相器的输入端接收该第一设定电压或该第二反相设定电压；

一第六晶体管，该第六晶体管的一第一端接收该外部电压源，该第六晶体管的一控制端耦接该第四晶体管的该第二端；

一第七晶体管，该第七晶体管的一第一端耦接该第六晶体管的一第二端，该第七晶体管的一控制端耦接该第四反相器的输出端，该第七晶体管的一第二端耦接该第三晶体管的一控制端；以及

一第八晶体管，该第八晶体管的一第一端耦接该第七晶体管的该第二端，该第八晶体管的一控制端耦接该第四反相器的输出端，该第八晶体管的一第二端接收该接地电压。

7.如权利要求5所述的输出缓冲器，其特征在于，该第一控制单元及该第二控制单元分别包括一信号调节电路，用以调整该第一控制电压及该第二控制电压的信号品质后分别提供至该第一晶体管的该控制端及该第二晶体管的该控制端。