[发明专利]一种浅沟槽隔离结构的制作方法

说明书

本发明提供一种浅沟槽隔离结构制作方法，所述浅沟槽隔离结构制作方法包括以下步骤：首先，提供表面形成有多个沟槽的半导体衬底，在所述沟槽的底部和侧壁进行掺氮工艺，形成掺氮层；然后，刻蚀去除所述沟槽底部的掺氮层；最后，在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层。本发明通过在沟槽的侧壁上形成掺氮层，从而在氧化形成衬氧化层的过程中，降低沟槽侧壁的氧化速率，使沟槽侧壁和底部形成的衬氧化层厚度均匀一致，避免器件发生漏电，提高器件性能。

技术领域

本发明涉及半导体工艺技术领域，特别是涉及一种浅沟槽隔离结构的制作方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、更大的信息存储量以及更多的功能，半导体芯片向更高集成度方向发展，即半导体器件的特征尺寸(CD，Critical Dimension)越小，而半导体芯片的集成度越高。而随着半导体芯片集成度的变高，在单位面积上需要形成的半导体器件数量和类型也越来越多，如何合理安排各半导体器件的位置、以及利用各半导体器件形成过程中的共同点来节约半导体工艺步骤成为现在研究的热点。

现有工艺在形成半导体器件时，半导体器件的有源区主要通过在衬底上形成隔离结构来定义。浅沟槽隔离(Shallow Trench Isolation：STI)是目前半导体集成芯片常用的隔离技术。在半导体器件之中制作浅沟槽，然后在浅沟槽中填充绝缘物，形成STI，达到绝缘隔离的目的。STI结构的形成通常是先在半导体基底上沉积一层氮化硅层，然后图案化此氮化硅层形成硬掩膜，接着蚀刻基底，形成陡峭的沟槽。最后在沟槽中填入绝缘物形成STI结构。目前浅槽中的绝缘物通常采用氧化硅，浅槽中的氧化硅的填充通常分两步进行，先在沟槽表面进行衬氧化层(Liner Oxide)的生长；再进行主氧化物的沉积。

在先进EE/Flash工艺中，从沟槽尖角圆滑度的考量，要求形成的衬氧化层具有一定的厚度，如图1所示。但是在沟槽氧化过程中，由于沟槽的侧壁和底部具有不同的晶面(侧壁110面，底部100面)，引起侧壁的氧化反应速率过快，导致侧壁和底部生长形成的衬氧化层6A的厚度不同，侧壁的衬氧化层的厚度约为底部衬氧化层厚度的1.6倍，如图1所示。为了后续填充绝缘材料的效率更高，通常需要用HF酸蚀刻掉一部分侧壁上的衬氧化层，但是在蚀刻的过程中不可避免会使底部的衬氧化层遭受酸蚀刻，从而导致底部的衬氧化层变得更薄，这样容易造成制作的器件发生STI漏电，降低器件的整体性能，增加制造成本。

因此，提供一种改进的浅沟槽隔离结构制作方法是本领域技术人员需要解决的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构制作方法，用于解决现有技术中侧壁和底部的衬氧化层厚度不均匀导致浅沟槽隔离结构发生漏电的问题。

为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构制作方法，所述浅沟槽隔离结构制作方法至少包括：

1)提供表面形成有多个沟槽的半导体衬底，在所述沟槽的底部和侧壁进行掺氮工艺，形成掺氮层；

2)刻蚀去除所述沟槽底部的掺氮层；

3)在所述沟槽底部和侧壁生长厚度均匀一致的衬氧化层。

作为本发明浅沟槽隔离结构制作方法的一种优化的方案，所述步骤1)中形成沟槽的过程为：首先，在所述半导体衬底上自下而上依次沉积垫氧化层、垫氮化层和光刻胶层；然后图形化光刻胶层形成多个开口，再依次对开口下方的垫氮化层、垫氧化层和半导体衬底进行刻蚀形成多个沟槽。

作为本发明浅沟槽隔离结构制作方法的一种优化的方案，所述步骤1)中掺氮工艺为NH3气退火工艺，该工艺在低压化学气相沉积炉管中进行。