[发明专利]一种瞬态电压抑制半导体器件

说明书

技术领域

本发明涉及一种半导体器件，具体涉及一种瞬态电压抑制半导体器件。

背景技术

瞬态电压抑制半导体器件TVS可确保电路及电子元器件免受静电、浪涌脉冲损伤，甚至失效。一般TVS并联于被保护电路两端，处于待机状态。当电路两端受到瞬态脉冲或浪涌电流冲击，并且脉冲幅度超过TVS的击穿电压时，TVS能以极快的速度把两端的阻抗由高阻抗变为低阻抗实现导通，并吸收瞬态脉冲。在此状态下，其两端的电压基本不随电流值变化，从而把它两端的电压箝位在一个预定的数值，该值约为击穿电压的1.3～1.6倍，以而保护后面的电路元件不受瞬态脉冲的影响。

发明内容

针对上述存在的技术问题，本发明的目的是：提出了一种瞬态电压抑制半导体器件，该瞬态电压抑制半导体器件降低漏电流中来自表面的漏电流，大大降低整个器件的反向漏电流，且提高了器件耐高温性能，降低了在边缘处电场强度梯度，从而提高了器件耐压性能。

本发明的技术解决方案是这样实现的：一种瞬态电压抑制半导体器件，包括上台体、与上台体底面面接触的中台体和与中台体底面面接触的下台体，所述上台体和与下台体各自的外侧面均为斜面，此上台体包括第一轻掺杂N型区、第一重掺杂N型区，所述中台体从上至下依次为第一轻掺杂P型区、重掺杂P型区和第二轻掺杂P型区，此下台体包括第二轻掺杂N型区、第二重掺杂N型区；所述第一重掺杂N型区、第一轻掺杂N型区接触并位于其正上方，所述第二重掺杂N型区、第二轻掺杂N型区接触并位于其正下方；

所述中台体中第一轻掺杂P型区与上台体的第一轻掺杂N型区接触形成第一PN结接触面，所述中台体中第二轻掺杂P型区与下台体的第二轻掺杂N型区接触形成第二PN结接触面；

一第一钝化保护层覆盖于第一重掺杂N型区上表面的边缘区域和第一重掺杂N型区的侧表面，一第二钝化保护层覆盖于第二重掺杂N型区下表面的边缘区域和第二重掺杂N型区的侧表面，上金属层覆盖于第一重掺杂N型区的中央区域，下金属层覆盖于第二重掺杂N型区的中央区域；

所述第一轻掺杂N型区与第一重掺杂N型区接触的上部区域且位于第一轻掺杂N型区边缘的四周区域具有第一中掺杂N型区，此第一中掺杂N型区的上表面与第一重掺杂N型区的下表面接触，此第一中掺杂N型区的外侧面延伸至上台体外侧面，所述第一轻掺杂P型区与重掺杂P型区接触的下部区域且位于第一轻掺杂P型区边缘的四周区域具有第一中掺杂P型区，此第一中掺杂P型区的下表面与重掺杂P型区的上表面接触，此第一中掺杂P型区的外侧面延伸至中台体外侧面；

所述第二轻掺杂N型区与第二重掺杂N型区接触的下部区域且位于第二轻掺杂N型区边缘的四周区域具有第二中掺杂N型区，此第二中掺杂N型区的下表面与第二重掺杂N型区的上表面接触，此第二中掺杂N型区的外侧面延伸至下台体外侧面，所述第二轻掺杂P型区与重掺杂P型区接触的上部区域且位于第二轻掺杂P型区边缘的四周区域具有第二中掺杂P型区，此第二中掺杂P型区的上表面与重掺杂P型区的下表面接触，此第二中掺杂P型区的外侧面延伸至中台体外侧面；

所述第一PN结接触面的中央区域具有中心上凸面，所述第一PN结接触面的边缘区域具有边缘下凹面，此边缘下凹面位于中心上凸面两侧；所述第二PN结接触面的中央区域具有中心下凹面，所述第二PN结接触面的边缘区域具有边缘上凸面，此边缘上凸面位于中心下凹面两侧。

上述技术方案中的有关内容解释如下：

上述方案中，所述上台体的外侧面和与中台体中第一轻掺杂P型区的外侧面的夹角为135°~155°，所述下台体的外侧面和与中台体中第二轻掺杂P型区的外侧面的夹角为135°~155°。

由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：