[发明专利]制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法

说明书

技术领域

本发明涉及用于制造第III族氮化物半导体晶体的方法以及用于制造GaN衬底的方法。更具体地，本发明涉及采用助熔剂法的用于制造第III族氮化物半导体晶体的方法以及用于制造GaN衬底的方法。

背景技术

用于制造半导体晶体的各种方法是已知的，并且其实例包括气相生长法(例如金属有机化学气相沉积(MOCVD)和氢化物气相外延(HVPE))、分子束外延(MBE)和液相外延(LPE)。LPE中的一种技术为采用Na助溶剂的助熔剂法。

在助熔剂法中，金属Na(钠)和金属Ga(镓)的熔融混合物在用于生长GaN晶体的压力下与氮反应。由于GaN晶体可以在相对低的温度(最高至1000℃)和低的压力(最高至10MPa)下生长，所以期望该方法制造便宜且高质量的GaN衬底。

在通过助熔剂法在用作籽晶的下层(GaN或AlN)上生长GaN晶体的情况下，GaN晶体的晶体性质继承自下层的晶体性质。就是说，待生长的半导体晶体的位错密度继承自下层的位错密度。因此，生长的半导体晶体的位错密度为与下层的位错密度的相同量级的约5×10⁶/cm²至1×10⁷/cm²。

对于生长的半导体晶体，优选较小的位错密度是。例如，优选1×10⁵/cm²或更小的位错密度。因而，为了制造具有较小位错密度的GaN晶体，必须在生长GaN晶体期间大幅减小位错密度。日本公开特许公报(特开)第2005-12171号公开了这样方法的实例：在籽晶上形成掩模层并且在掩模上横向生长GaN。

然而，在日本公开特许公报(特开)第2005-12171号中所公开的方法中，虽然可以减小在掩模层上扩展的位错，但是来自掩模层的应力施加到半导体晶体，引起两个问题：(1)在生长晶体的接合界面处出现新的位错；以及(2)出现裂纹。

当在更大直径晶圆上生长半导体晶体时，更优选地，半导体晶体可以容易分离于生长衬底。这是因为在具有低位错密度的GaN晶体形成为半导体晶体的情况下，分离的晶体适合于GaN衬底。因此，半导体晶体优选地形成为容易分离于生长衬底。

发明内容

设计本发明来解决在常规技术中遇到的前述问题。因此，本发明的一个目标在于提供一种用于制造第III族氮化物半导体晶体的方法和一种用于制造GaN衬底的方法，其中可以确定地减小生长衬底上位错的扩展和裂纹的出现，并且第III族氮化物半导体晶体可以容易分离于籽晶。

在本发明的第一方面中，提供了一种用于制造第III族氮化物半导体晶体的方法，该方法包括：

掩模层形成步骤：在下层上形成掩模层以由此形成下层的未被掩模层覆盖的露出部分和下层的被掩模层覆盖的未露出部分；

半导体晶体形成步骤：在包含至少第III族金属和Na的熔融混合物中在下层的露出部分上生长第III族氮化物半导体晶体，并且

其中，在半导体晶体形成步骤中，在下层的露出部分上生长第III族氮化物半导体晶体，并且在掩模层上形成包含熔融混合物的组分的非晶体部分。

在以上用于制造第III族氮化物半导体晶体的方法中，半导体晶体不是生长在覆盖有掩模层的未露出部分上，而是生长在未覆盖有掩模层的露出部分上。在此，“掩模层”为抑制半导体晶体生长的层。因此，仅在下层的露出部分上的位错继承到生长的半导体晶体。因而，位错中的一些没有从下层继承，并且可以生长具有低位错密度的半导体晶体。因为非晶体部分在生长温度下为液体，所以非晶体部分没有与生长的半导体晶体或下层接触。因此，半导体晶体在几乎没有施加来自掩模层的应力的情况下生长，由此使在融合界面处位错的出现尽可能少。

本发明的第二方面为第一方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中，在掩模层形成步骤中，作为露出部分，形成离散地设置的多个生长起始区以及连接生长起始区的连接部分。此时，连接部分处的位错没有继承到生长的半导体层。即使生长起始区之间的距离大，仍可以实现均匀横向生长，就是说，可以有效地减小位错。

本发明的第三方面为第二方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中，在掩模层形成步骤中，作为露出部分，生长起始区设置在三角形的角顶处，并且连接部分设置在与三角形的边对应的位置处，以由此形成掩模层。

本发明的第四方面为第三方面的用于制造第III族氮化物半导体晶体的方法的具体实施方案，其中在掩模层形成步骤中，连接部分形成为连接部分的纵向取向成与下层的m轴成5°或更小的角度。