[发明专利]抗单粒子翻转的SRAM型FPGA刷新电路及刷新方法

说明书

技术领域

本发明涉及现场可编辑门阵列技术领域，具体涉及利用两片存储器实现一种SRAM型FPGA抗单粒子翻转的刷新电路及方法。

背景技术

基于静态随机存储器(staticrandomaccessmemory,SRAM)的FPGA因其功能配置方面的多样性与可重复性，应用体积小与研发周期短等显著特点，被广泛应用到航天领域，尽管相较于专用集成电路和反熔丝构型的FPGA更容易受到单粒子(singleeventeffect，SEE)的影响，但其突出的优越性使其仍然承担着空间环境下飞行器的姿控、数传和图像处理等艰巨任务，并且逐步演变成一种趋势

由于空间高能粒子影响较大，SRAM型FPGA内部配置存储器的逻辑状态常常由于粒子撞击而翻转，即发生单粒子翻转。如果翻转发生在存储器中，使能信号被重置；如果发生在逻辑功能区，可能导致航天器功能中断，无论发生哪种可能都会对航天器产生巨大影响。

Xilinx公司第一代VirtexFPGA开始，关于SRAM型FPGA的容错研究不断开，抗辐照设计和三模冗余(TMR)设计不断应用。TMR设计的应用已不能满足FPGA长时间的可靠性，内部的单粒子翻转的积累可能导致TMR的错误，为了纠正FPGA需要按照一定的频率清除所有翻转位，一种方法是比特流的回读，当检测到翻转位时进行重加载，这个方法需要消耗大量的时间。另外一种简单的抗SEU的方法是忽略回读检测步骤，只重新加载整个CLB帧块和BRAM内联帧块，这种方法叫做刷新，刷新本质上要求较少的系统资源，但是这意味着配置逻辑很大的时间是在“写模式”，一次完整刷新的周期需要被设定的相对较短。刷新允许系统修复配置存储器上的所有SEU而不打断系统正常运行。通常的刷新方法是利用外部控制器实现对配置命令和配置数据的重新加载，该方法电路复杂度高，控制器也存在一定的不稳定性，有必要提出一种电路复杂度低、功耗低、可靠性更高的抗单粒子翻转电路。

发明内容

本发明为解决现有SRAM型FPGA刷新电路及方法利用外部控制器实现对配置命令和配置数据的重新加载，存在电路复杂度高，控制器存在不稳定性等问题，提供一种抗单粒子翻转的SRAM型FPGA刷新电路及刷新方法。

抗单粒子翻转的SRAM型FPGA刷新电路，包括BOOT存储器和SCRUB存储器；所述BOOT存储器用于存储用户功能模块，SCRUB存储器用于存储对BOOT存储器中的配置文件重新编辑后的配置文件，所述BOOT存储器通过数据线和控制线实现对FPGA的加载；加载完成后，FPGA内部的刷新电路周期性的控制I/O口，所述I/O口与SCRUB存储器的控制端连接；控制SCRUB存储器中的配置文件周期性加载到FPGA中。

抗单粒子翻转的SRAM型FPGA刷新电路的刷新方法，该方法由以下步骤实现：

步骤一、采用烧写器将完整的配置文件烧写到BOOT存储器，同时刷新配置文件烧写到SCRUB存储器；

步骤二、对刷新电路上电后，FPGA清除内部配置数据，等待初始化完成；

步骤三、FPGA初始化成功后，BOOT存储器开始配置数据，经过T1毫秒后，BOOT存储器配置完成，FPGA正常工作，FPGA内的刷新模块功能启动；所述T1为FPGA完成一次完整配置的时间；

步骤四、T2毫秒后，FPGA进入自动刷新模块，刷新模块控制相应I/O口，周期性地控制SCRUB存储器工作，所述SCRUB存储器内的刷新配置文件将加载到FPGA中；所述T2为等待刷新的时间；

步骤五、T3毫秒后，刷新配置文件加载完成，FPGA内的刷新模块控制SCRUB存储器停止工作，完成一次刷新；所述T3为完成一次刷新配置需要的时间；

步骤六、重复执行步骤四和步骤五，FPGA实现周期刷新。

本发明的有益效果：本发明所述的SRAM型FPGA电路，复杂度低、功耗低、可靠性高的抗单粒子翻转刷新电路。

一、本发明所述的刷新功能模块集成在FPGA内部，不需要外部控制器，仅增加一片SCRUB存储器，简化了传统刷新电路，降低了电路功耗。并且FPAG整体发生单粒子翻转的概率极低，而刷新模块利用片内资源很少，几乎可以忽略，其发生单粒子翻转的概率近乎于0，电路容错性提高；

二、本发明所述的BOOT存储器和SCRUB存储器共用一条8位数据线，控制线独立。SCRUB存储器存储了对BOOT存储器中配置文件重新编辑的配置文件，该配置文件不会影响FPGA正常工作并且省略回读功能；