[发明专利]数字电源闸控的集成电路及方法

说明书

技术领域

本发明涉及一种电源闸控，特别涉及一种数字化地控制一电路的一闸控供给电压，该电路包括快速且平缓地调降供给电压，调降的供给电压足以使该电路维持本身的状态并减少漏电流，并在恢复操作下，快速且平缓地增加供给电压。

背景技术

互补式MOS(COMS)电路消耗较少的功率，并且相较于其它型式的集成电路更为密集，故CMOS技术变成数字电路中主要的类型。CMOS电路具有N型通道的装置(NMOS)与P型通道的装置(PMOS)的组合或是多个晶体管，根据设计、尺寸、材料及工艺的不同，每一晶体管的栅极与源极间具有一相对应的临界电压。集成电路的设计及制造技术减少了操作电压及装置尺寸。当装置尺寸及电压电平减少时，每一装置的通道长度及氧化层厚度都会被减少。制造过程中，若改变栅极材料时，可降低临界电压，但却会增加漏电流。漏电流是指当栅极与源极间的电压小于CMOS装置的临界电压时，漏极与源极间的流动电流。在已知的动态环境架构中，漏电流造成总功率损耗的15％～30％。

在特定的时间周期中和/或在特定的情况下，CMOS电路或CMOS电路的局部电路可能不需正常工作，因而被闲置。由于流动的漏电流消耗宝贵的功率，因此，若维持全电源予闲置的电路实在是浪费且没有效率。对于CMOS技术而言，藉由减少CMOS装置的基极(bulk)电压或是基体(body)连接的电压，可减少漏电流。然而对于目前的40nm及28nm的CMOS技术而言，已知的方法无法有效地减少漏电流。

发明内容

本发明提供一种数字电源闸系统，控制一功能电路的一供给电压，用以将该功能电路的供给电压降至一状态保留电平，用以在维持功能电路的一数字状态下，减少漏电流。功能电路可为任意型式，如一微处理器内核…等等。一集成电路具有一非闸控(或整合)供给总线以及一闸控供给总线。闸控供给总线提供闸控供给电压。数字电源闸系统具有多个闸控装置以及一电源闸控系统。每一闸控装置具有一电流端对以及一控制端。电流端对耦接整合供给总线及闸控供给总线。每一控制端由一数字控制数值的至少一位所控制。每一控制位控制该等闸控装置的一相对应部分。电源闸控系统连续性地调整数字控制数值，执行电源闸控，用以降低闸控供给总线的电压至状态保留电压电平，状态保留电压电平可保留该功能电路的一数字状态，用以减少漏电流。

在一可能实施例中，数字控制数值的一位控制许多闸控装置，而其它位为二进制加权。电源闸控系统可能包括一数字调整器。数字调整器在每一连续性的调整周期中，整合一数字调整数值与数字控制数值，用以减少闸控供给总线的电压，直到闸控供给总线的电压等于状态保留电压电平。在电源闸控下，数字调整数值维持一固定增益。举例而言，数字调整数值为数字调整数值的一位移结果，数字调整数值接着被整合在目前的数字控制数值中，用以更新数字控制数值。

在电源闸控下，调整数字调整数值，用以更新增益，例如当数字控制数值达特定预设数值或是当闸控供给总线的电压达特定电压临界值时。一电压补偿器将闸控供给总线的电压与至少一临界电压电平比较。临界电压电平包括状态保留电压电平。

在电源闸控下，调整调整率，如在数字控制数值达特定数值或是当闸控供给总线的电压达特定电平。举例而言，当闸控供给总线的电压达一最终电压电平时，调整率可能会被降低。

可利用一时钟信号控制调整率。一时钟控制器产生一时钟信号，并改变时钟信号的周期，用以控制调整率。举例而言，时钟信号的周期开始在一较低数值(用以增加调整率)，然后增加时钟信号的周期，用以在电源闸控下，减慢闸控供给总线的电压的改变速度。根据许多系数或是临界值，调整时钟信号的周期。在一可能实施例中，根据数字控制数值本身，调整时钟信号的周期。举例而言，在电源闸控下，数字控制数值会被减少，针对特定的预设条件或是可编程数字控制数值，时钟信号的周期会被增加。根据闸控供给总线的电压的电压临界值，调整时钟信号的周期。举例而言，当闸控供给总线的电压达特定电压临界电平时，调整时钟信号的周期(如增加周期)，用以控制闸控供给总线的电压的改变率，特定电压临界电平大于状态保留电压电平。