[发明专利]一种超低介电常数绝缘薄膜及其制备方法

说明书

技术领域

本发明属于超大规模集成电路（ULSI）互连技术领域，具体为用于填充互连金属层之间的低介电常数绝缘薄膜的制备方法。 

背景技术

随着器件尺寸不断减小到深亚微米，就要求采用多层互连结构，以使由于寄生电阻（R）和电容（C）而产生的延时最小化。由于RC延时的增加，在栅上获得的器件速度的增益被金属互连线之间的传播延时所抵消；参见刘鸣，刘玉玲，刘博等.“低k介质与铜互连集成工艺”.[J].《微纳电子技术》， 2006，10(6)：464-469。为了减小ULSI电路中的RC常数，需要互连材料具有低电阻率和膜层间的低电容。众所周知， ,其中是介电常数，A为面积，d为电介质膜层厚度，介电长数等于k和ε₀的乘积，ε₀为真空的介电常数，k为相对介电常数。考虑低电容情况，通过增加介电层膜厚（引起间隙填充更困难）或减小导线厚度和面积（导致电阻增加）来降低寄生电容是更不容易的。所以，这就要求材料有更低的介电常数，由此产生对低介电常数材料的需求。 

超大规模集成电路不断发展，要求采用介电常数更低的材料即k<2.6的介质薄膜，然而材料的介电常数主要与材料的总极化率以及材料的密度相关，目前获得超低介电常数材料主要是通过在介质基体中引入孔隙（介电常数约等于1）来实现的，这主要因为引入孔隙可以有效降低材料本身的密度。根据国内外的文献（如，Miller R.D. 米勒R.D.等In search of low-k dielectrics.低-k介电常数的研究[J]. 《Science科学》, 1999, 286（5439）: 421-423）及中国专利（丁士进等，“一种多孔超低介电常数材料薄膜及其制备方法”，公开号CN 101789418 A）报道，多孔薄膜材料中的孔隙通常是在前驱体中添加模板剂，再通过热处理方法除去模板剂，从而获得多孔薄膜材料。此方法例如，Shen等人以正硅酸乙酯（TEOS）为硅源，十六烷基三甲基溴化铵（CTAB）为模板剂，在酸性条件下采用溶胶凝胶方法制备出多孔薄膜材料，孔径为4nm，介电常数为2.5（参考文献J. Shen, A. Luo, L. F. Yao, et al. Low dielectric constant silica films with ordered nanoporous structure [J]. Materials science and Engineering, 2007,27(5-8):1145-1148）。但是上述专利“一种多孔超低介电常数材料薄膜及其制备方法”中提到的低介电常数薄膜的制备方法为旋涂（spin-coating）成膜，旋涂方法制备的薄膜多存在成膜质量较差，厚度不均一等问题，因此现代大规模集成电路工艺已经基本不采用旋涂方法制备薄膜，而是采用本发明提到的等离子体增强化学气相沉积（plasma enhanced chemical vapor deposition，PECVD）方法。相比较旋涂方法，利用PECVD技术制备低介电常数薄膜具有均匀性和重复性好，可大面积成膜，台阶覆盖优良。另外，薄膜成分和厚度易于控制，且使用范围广，设备简易，易于产业化，效率高且成本低。 

自从2001年Grill等人首次报道PECVD技术制备出了低介电常数多孔薄膜材料以来，国际上陆续出现了相关的文献报道，如表1所示： 

表1. PECVD方法制备低介电常数多孔薄膜材料

 

参考文献5： R. Navamathavan, C. K. Choi. Plasma enhanced chemical vapor deposition of low dielectric constant SiOC(-H) films using MTES/O₂ precursor [J], Thin Solid Films, 2007, 515(12): 5040-5044.

参考文献6：Grill Alfred. Plasma enhanced chemical vapor deposited SiCOH dielectrics: from low-k to extreme low-k interconnect materials [J], Journal of Applied Physics, 2003, 93(3): 1785-1790.