[发明专利]一种精简的微处理器IP核

权利要求书

1.一种精简的微处理器IP核，包括：

微控制单元，用于实现微处理器的流程控制、系统寄存器维护、系统状态标志维护、处理器计数器指针的维护；

运算逻辑单元，用于执行数值计算或逻辑运算；

以及，指令译码器，用于对处理器指令中的操作码进行译码解析，并根据译码解析结果选择运算逻辑单元执行对应的运算或选择微控制单元进行程序跳转或状态转移；

其特征在于：

还包括寄存器单元，所述寄存器单元包括系统寄存器以及12个通用寄存器；所述系统寄存器包括程序计数器和处理器状态寄存器；

所述处理器指令的字长为16位；所述处理器指令的种类包括：运算指令、存储访问指令以及程序跳转或状态转移指令；

所述微处理器IP核的寻址方式包括：立即数寻址、寄存器寻址、直接寻址、寄存器间接寻址以及寄存器基址变址寻址；

所述微控制单元采用绝对转移跳转的方式实现程序跳转或逻辑状态转移；所述微处理器IP核采用基址变址寻址的方式实现程序的地址寻址。

2.根据权利要求1所述的一种精简的微处理器IP核，其特征在于，所述12个通用寄存器分别为R0至R11，其中，寄存器R2作为数据访问寻址时的基址寄存器，寄存器R6作为程序转移时的基址寄存器。

3.根据权利要求1所述的一种精简的微处理器IP核，其特征在于：

所述运算指令包括无符号加法指令、有符号加法指令、左移指令、逻辑右移、算术右移、逻辑与指令、逻辑异或指令、逻辑或指令、比较指令以及空指令；

所述存储访问指令包括寄存器操作指令、内存读访问指令以及内存写访问指令；

所述程序跳转或状态转移指令包括无条件跳转指令、大于条件跳转指令、等于条件跳转指令以及小于条件的跳转指令。

4.根据权利要求1所述的一种精简的微处理器IP核，其特征在于，所述处理器指令的最高两位为扩展标志位；其中，扩展标志包括“00”、“01”和“10”，扩展标志“00”表示寄存器寻址、寄存器间接寻址或寄存器基址变址寻址相关指令，扩展标志“01”表示立即数寻址中的移位操作指令，扩展标志“10”表示存储访问控制指令。

5.根据权利要求4所述的一种精简的微处理器IP核，其特征在于，扩展标志还包括“11”，扩展标志“11”表示非法指令。

6.根据权利要求4所述的一种精简的微处理器IP核，其特征在于，

当扩展标志为“00”时，处理器指令的指令格式由低位至高位依次为：4位寄存器1、4位寄存器0、1位基址寄存器、5位操作码以及2位扩展标志；

当扩展标志为“01”时，处理器指令的指令格式由低位至高位依次为：4位操作数、4位寄存器、1位基址寄存器、5位操作码以及2位扩展标志；

当扩展标志为“10”时，处理器指令的指令格式由低位至高位依次为：8位操作数、4位寄存器、2位操作码以及2位扩展标志。

7.根据权利要求5所述的一种精简的微处理器IP核，其特征在于，

当扩展标志为“11”时，处理器指令的指令格式由低位至高位依次为：14位未定义字以及2位扩展标志。

8.根据权利要求1所述的一种精简的微处理器IP核，其特征在于，还包括扩展存储控制单元，用于扩展连接外部的存储单元；所述存储单元包括用于程序访问和数据缓存的SRAM，以及用于程序固化空间的ROM或EEPROM。

9.根据权利要求8所述的一种精简的微处理器IP核，其特征在于，所述扩展存储控制单元包括如下功能接口：地址线接口、数据线接口、片选信号接口、地址有效信号接口、数据有效信号接口、写信号接口以及输出有效信号接口。

10.根据权利要求9所述的一种精简的微处理器IP核，其特征在于，所述地址线为16根，所述数据线为8位。