[发明专利]一种基于ARM与FPGA的动态可重构嵌入式系统

说明书

技术领域

本发明涉及嵌入式领域，更具体地，涉及一种基于ARM与FPGA的动态可重构嵌入式系统。

背景技术

同时使用ARM处理器与FPGA(Field－Programmable Gate Array，现场可编程门阵列)的嵌入式系统结合了两者的优点，在通信，网络，多媒体，航空等各个领域的应用越来越广泛。然而，现有的基于ARM与FPGA的嵌入式系统的软件部分与硬件部分往往结合太紧密，相互之间并不透明，使得对基于这样的系统的应用的软硬联合开发与测试流程繁琐复杂，效率低下，可拓展性不强，移植到新硬件平台时需要对软件代码与硬件代码大量修改，代码的重用率低。另外，现有的基于ARM与FPGA的嵌入式系统无法在系统在线时重构，若实际使用时需求变更，需要对其拆机才能升级，十分不便。

发明内容

针对现有的基于ARM与FPGA的嵌入式系统存在的问题，本发明提出了一种基于ARM与FPGA的动态可重构嵌入式系统，当该动态可重构嵌入式系统在线时，即可实现重构，无需拆机升级。

为了实现上述目的，本发明的技术方案为：

用户能够基于本发明的基于ARM与FPGA的动态可重构嵌入式系统设计的目标设计；本发明的动态可重构嵌入式系统主要由ARM子系统与FPGA子系统构成，两个子系统之间通过一个或多个总线互联以实现数据信号、控制信号的交换，而ARM子系统可通过其一个重配置程序在线重构FPGA子系统，实现系统的动态重构。

具体的，由ARM子系统与FPGA子系统构成；两个子系统之间通过一个或多个总线互联，实现控制信号、数据信号的传输；

ARM子系统部分由ARM微处理器、ARM电源电路、ARM复位电路、ARM时钟电路、ARM存储器以及ARM外设构成；

FPGA子系统部分由FPGA、FPGA下载电路、FPGA时钟电路、FPGA复位电路、FPGA电源以及FPGA外设构成；

ARM子系统的操作系统下有一个重配置模块，该重配置模块以系统调用的方式将目标设计的硬件部分的比特流文件下载到FPGA子系统上，同时加载所述的目标设计的驱动至内核。

更进一步的，ARM子系统运行Linux操作系统，FPGA下载电路与总线均在ARM子系统的操作系统注册为设备，FPGA下载电路与总线的驱动被作为内核模块加载在ARM子系统的操作系统的内核，ARM子系统的操作系统将目标设计的硬件部分作为总线上的热插拔设备进行管理。

本发明的动态可重构嵌入式系统通过使用高级操作系统Linux和总线作为中间件的方法，将基于ARM与FPGA的嵌入式系统的目标设计的软件部分和硬件部分相互抽象相互分离，提高了软硬联合开发与调试的效率，并易于移植，提高了代码的可重用率。

更进一步的，目标设计的为用户基于基于ARM与FPGA的动态可重构系统的应用设计，目标设计的硬件电路的接口实现为总线的接口，目标设计的硬件电路通过总线的连接作为ARM子系统的外设，在ARM子系统的操作系统注册为字符设备、块设备、网络设备或其他类型设备被管理和调用。目标设计的驱动程序和应用程序在操作系统环境下进行开发和调试，简化软硬联合开发与测试流程得以简化，并提高移植到新硬件平台时代码的重用率。

更进一步的，ARM外设和FPGA外设是能够裁剪的外设，ARM外设包括一个USB控制器，一个10/100/1000M以太网接口和一个USB-UART接口；当总线为多个时，多个总线是相同类型或不同类型的总线。

与现有技术相比，本发明的有益效果为：本发明的动态可重构嵌入式系统的目标设计的软件部分和硬件部分相互抽象相互分离，提高了软硬联合开发与调试的效率，并易于移植，提高了代码的可重用率。在系统在线时亦可重构，且无需拆机即可进行升级，十分的方便。

附图说明

图1为本发明的基于ARM与FPGA的动态可重构系统的结构框图。

具体实施方式

下面结合附图对本发明做进一步的描述，但本发明的实施方式并不限于此。

如图1所示，本实施例由ARM子系统与FPGA子系统构成；ARM子系统部分由ARM微处理器、ARM电源电路、ARM复位电路、ARM时钟电路、ARM存储器以及其它可裁剪的ARM外设构成；FPGA子系统部分由FPGA、FPGA下载电路、FPGA时钟电路、FPGA复位电路、FPGA电源以及其他可裁剪的FPGA外设构成；两个子系统之间通过一种或多种，一个或多个总线互联，实现控制信号、数据信号等各种信号的传输。