[发明专利]一种移位寄存器、栅极集成驱动电路及显示屏

说明书

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种移位寄存器、栅极集成驱动电路及显示屏。

背景技术

在薄膜晶体管液晶显示器(TFT-LCD，Thin Film Transistor Liquid Crystal Display)中，通常通过栅极驱动装置向像素区域的各个薄膜晶体管(TFT，Thin Film Transistor)的栅极提供栅极驱动信号。栅极驱动装置可以通过阵列工艺形成在液晶显示器的阵列基板上，即阵列基板行驱动(Gate Driver on Array,GOA)工艺，这种集成工艺不仅节省了成本，而且可以做到液晶面板(Panel)两边对称的美观设计，同时，也省去了栅极集成电路(IC，Integrated Circuit)的绑定(Bonding)区域以及扇出(Fan-out)的布线空间，从而可以实现窄边框的设计；并且，这种集成工艺还可以省去栅线方向的Bonding工艺，从而提高了产能和良率。

现有的栅线集成驱动电路，如图1a所示，由多个移位寄存器组成，各个移位寄存器用于向与该移位寄存器的信号输出端相连的栅线提供栅极扫描信号，并向与其相邻的上一个移位寄存器的复位信号端输入复位信号，向与其相邻的下一个移位寄存器的信号输入端输入触发信号。如图1b所示，为现有的一个移位寄存器的结构示意图，使用4个薄膜晶体管M1-M4和一个电容C1可以实现最基本的移位寄存器功能，具体工作原理如下：在信号输入端Input输入高电平信号时，第一薄膜晶体管M1导通对上拉节点即PU节点充电，此时第三薄膜晶体管M3导通；当时钟信号端CLK输入高电平信号时，导通的第三薄膜晶体管M3使信号输出端Output输出时钟信号端CLK提供的高电平信号，同时由于电容C1的自举作用将PU节点进一步拉高；之后，复位信号端Reset输入高电平信号时，第二薄膜晶体管M2和第四薄膜晶体管M4导通，对PU节点和信号输出端Output放电。

在使用具有上述GOA电路的阵列基板制作内嵌式触摸屏时，为了提高触控的报点率以提高触控效果，可以将液晶屏的一帧时间分为交替进行的多个显示时间段和触控时间段。这样，GOA电路从原来的连续依次向与其连接的栅极线号线输出栅开启信号，变为仅在显示时间段工作，即GOA电路在一帧时间的多个触控时间段都停止工作。例如图1a所示的GOA中在第N-1级移位寄存器和第N级移位寄存器之间设置有触控时间段，在第N-1级移位寄存器工作后，由第N-1级移位寄存器的信号输出端向第N级移位寄存器的信号输入端输入的触发信号已使第N级移位寄存器内的PU节点的电位拉高，但第N级移位寄存器内的第三薄膜晶体管M3需要经过一触控时间段才会导通，此时，PU节点处于浮动(Floating)状态，电容C1开始放电，其放电路径(图1b中虚线所示)一个是通过第二薄膜晶体管M2到低电压信号端VSS，另一个是通过第一薄膜晶体管M1到高电压信号端VDD，致使PU节点出现漏电现象，尤其第二薄膜晶体管M2是制作在显示屏的非显示区域其尺寸较大导致其漏电流较大，会加速PU节点的电压流向处于低电位的低电压信号端VSS。在经过触控时间段之后，第N级移位寄存器内的第三薄膜晶体管M3导通，信号输出端输出的信号应为PU节点电压和时钟控制信号端电压的叠加，但PU节点的电压已降低，导致信号输出端输出的电压降低，使与其连接的栅极信号线上的栅开启信号过低，最终导致显示屏不能正常显示。

发明内容

有鉴于此，本发明实施例提供了一种移位寄存器、栅极集成驱动电路及显示屏，用以解决现有GOA电路在应用于高报点率的触摸屏时出现的无法正常显示的问题。

因此，本发明实施例提供了一种移位寄存器，包括：

第一薄膜晶体管，其栅极与信号输入端相连、漏极与第一参考信号端相连，源极与第一上拉节点相连；

第二薄膜晶体管，其栅极与复位信号端相连、漏极与所述第一上拉节点相连、源极与第二参考信号端相连；

第三薄膜晶体管，其栅极与第二上拉节点相连、漏极与时钟信号端相连、源极与信号输出端相连；

第四薄膜晶体管，其栅极与触控控制信号端相连、漏极与所述信号输出端相连、源极与低电压信号端相连，所述触控控制信号端用于在触控时间段导通所述第四薄膜晶体管，在显示时间段断开所述第四薄膜晶体管；

电容，其连接在所述第二上拉节点和所述信号输出端之间；