[发明专利]一种用于以太网供电的欠压保护电路

说明书

技术领域

本发明涉及保护电路领域，特别是涉及一种用于以太网供电的欠压保护电路。

背景技术

近年来随着互联网语音协议VoIP和无线局域网络WLAN的应用越来越广泛，通过以太网本身来提供电力的需求越来越迫切，以太网供电PoE技术在传输数据的同时，还可以提供电力支持，因此得到了迅速推广，PoE技术被越来越多的应用于网络设备。

正是由于PoE技术的广泛使用，人们对其稳定性的要求也越来越高，以保证PoE电源在电压波动的情况下还能正常工作。当供电设备PSE完成对受电设备PD的检测、分级之后，获知了PD的确切电源功率级别，PSE会将馈送电压升高，开始为PD供电，从而实现电源电压从零开始缓慢上升；当电源电压充电到芯片的开启电压后，电路正常工作；由于内部模块的工作，此时系统的负载电流变大，芯片电源电压会产生波动，特别是芯片高压区供电电压波动会较大。如果电源电压过低会造成很大的功率损耗，因此为了保证高压集成电路在芯片开启后能稳定工作，同时也为了避免芯片波动系统的损害，我们一般引入欠压保护电路对芯片电源电压进行监控。

目前，比较通用的欠压保护电路如图1所示，该欠压保护电路包括电源分压器、基准电压源、比较器和逻辑电路。芯片通过电源分压器采样电源电压，当采样电压V1超过开启电压V_{UVLO_R}，UVLO翻转为低电平，芯片启动；当采样电压V2低于电源电压V_DD(off)，欠压保护电路UVLO信号翻转为高电平，芯片关断。该欠压保护电路使用独立的基准电压源和比较器，导致响应时间较长，占用较大面积以及功耗大。

发明内容

本发明的目的在于提供一种用于以太网供电的欠压保护电路，解决传统欠压电路使用独立的基准电压源和比较器，导致响应时间较长，占用面积较大以及功耗大的问题。

为了解决上述技术问题，本发明实施例提供的一种用于以太网供电的欠压保护电路，其中，包括：

用于调节翻转门限电压的电阻分压电路，并产生第一输出电压和第二输出电压；

电压选择电路，与所述电阻分压电路连接，从所述第一输出电压和所述第二输出电压选择出一个电压值；

带隙比较电路，与所述电压选择电路连接，用于将所述电压选择电路选择的所述电压值或者将防止电源电压的脉冲引起操作的保护电路的电压值作为输入电压，产生一欠压保护电路UVLO信号；

设置于所述电阻分压电路与所述带隙比较电路之间的反馈控制回路，用于在所述UVLO信号输出为高电平时，所述UVLO信号经过所述电压选择电路，输出较高的所述第一输出电压，所述UVLO信号输出为低电平时，输出较低的所述第二输出电压。

其中，所述的用于以太网供电的欠压保护电路还包括：偏置电路，其中所述偏置电路包括：第一偏置电路和比较电压产生电路；

其中所述第一偏置电路包括：第三十PMOS晶体管(M0)、第二PMOS晶体管(M2)、第三PMOS晶体管(M3)、第一PMOS晶体管(M1)和第四电容(C4)，

其中所述第三十PMOS晶体管(M0)栅极接地，所述第三十PMOS晶体管(M0)的源极和衬底连接于内部电源电压(V_CC)，所述第三十PMOS晶体管(M0)的漏极与所述第二PMOS晶体管(M2)的漏极连接，所述第二PMOS晶体管(M2)的漏极连接于所述第二PMOS晶体管(M2)的栅极上；

所述第二PMOS晶体管(M2)的源极和衬底接地；

所述第三PMOS晶体管(M3)的源极和衬底接地；

所述第三PMOS晶体管(M3)的栅极通过所述第四电容(C4)接地，所述第二PMOS晶体管(M2)的栅极和所述第三PMOS晶体管的栅极(M3)为所述带隙比较电路提供第一偏置电流(inp1)；

所述第二PMOS晶体管(M2)的栅极通过二极管与所述第一PMOS晶体管(M1)的栅极连接，所述第一PMOS晶体管(M1)的漏极与所述第三PMOS晶体管(M3)的漏极相连，所述第一PMOS晶体管(M1)的源极和衬底连接于所述内部电源电压(V_CC)，所述第一PMOS晶体管(M1)的栅极提供所述第一偏置电流(inp1)；