[发明专利]SOC芯片功能测试系统及方法

说明书

本申请记载了一种SOC芯片功能测试系统及方法，涉及电子通信技术领域，通过在SOC芯片中设置直读模块，使得功能测试序列的产生和调试的复杂度得到几何级别的降低，且在大大降低了芯片测试成本的同时，还有效的提高了测试效率，从而使得功能测试操作成为一种简单易用且高效低成本的测试方法，以使得其能够在SOC芯片的测试中得到大规模的应用。

技术领域

本发明涉及电子通信技术领域，尤其涉及一种SOC芯片功能测试系统及方法。

背景技术

系统级芯片(System-on-a-chip，简称SOC)的功能测试(function test)对于解决某些复杂的芯片测试问题具有重大的应用价值，但是传统的功能测试序列(function testpatten)的产生和调试非常复杂，而且非常不稳定，从而限制了功能测试(function test)这一方法的大规模低成本的应用。

另外，由于传统的功能测试(function test)太复杂，导致很多测试，不得不把测试信号拉到芯片的I/O上来，这样不仅增加了芯片可测性(Design For Test，DFT)设计的复杂度，还在I/O受限或者涉及到高速模拟(analog)IP测试的芯片上时，使得很多测试无法实现。

发明内容

针对上述存在的问题，本申请记载了一种SOC芯片功能测试系统，其中，所述系统包括：自动测试设备和SOC芯片，且所述SOC芯片中设置有直读模块、集成存储模块和启动CPU；

所述自动测试设备中存储有功能测试代码数据；

所述直读模块通过第一端口与所述自动测试设备连接，以读取所述功能测试代码数据；

所述直读模块通过第二端口与所述集成存储模块连接，以采用数据包的方式将读取的所述功能测试代码数据存储至所述集成存储模块中；

所述启动CPU通过第三端口与所述集成存储模块连接，以读取所述集成存储模块存储的数据。

上述的SOC芯片功能测试系统，其中，所述直读模块与所述启动CPU的复位信号输入端连接，以控制所述启动CPU的复位状态。

上述的SOC芯片功能测试系统，其中，所述第一端口为所述SOC芯片的8位I/O端口。

上述的SOC芯片功能测试系统，其中，所述第二端口为32位的AHB总线。

上述的SOC芯片功能测试系统，其中，所述直读模块中设置有数据包转换模块；

所述数据包转换模块将利用所述第一端口从所述自动测试设备中下载测试代码数据并转换为所述数据包后，再经所述第二端口存储至所述集成存储模块中。

上述的SOC芯片功能测试系统，其中，所述第三端口为异步桥。

上述的SOC芯片功能测试系统，其中，所述集成存储模块包括AON矩阵单元(AlwaysOn matrix，始终开启的矩阵单元)和片上存储器；

所述第二端口和所述第三端口均通过所述AON矩阵单元分别与所述片上存储器连接。

上述的SOC芯片功能测试系统，其中，所述SOC芯片中还设置有至少一个被启动CPU，且每个所述被启动CPU均通过所述异步桥与所述AON矩阵单元连接，以读取所述片上存储器中存储的数据；

其中，所述启动CPU能够启动每个所述被启动CPU。

上述的SOC芯片功能测试系统，其中，所述集成存储模块包括若干个存储单元，且该若干个被划分为多个存储段，且每个所述存储段中均存储一个所述数据包；

其中，所述多个存储段按顺序编址。