[发明专利]双镶嵌结构的形成方法有效
| 申请号： | 201410239086.3 | 申请日： | 2014-05-30 |
| 公开（公告）号： | CN105226005B | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | 张城龙;张海洋 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 吴敏;骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 介质层 通孔 基底 双镶嵌结构 半导体器件 刻蚀选择比 导电层 相通 覆盖 | ||
1.一种双镶嵌结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成第一介质层；
在所述第一介质层内形成至少两个第一通孔，所述第一通孔的底部露出所述基底；
在所述第一通孔内填充满第二介质层，且第二介质层覆盖所述第一介质层，所述第二介质层与所述第一介质层的刻蚀选择比大于或等于10:1；
在所述第二介质层内形成沟槽，所述沟槽底部露出所述第一通孔内的第二介质层；
形成沟槽后，在第一通孔内的第二介质层中形成第二通孔，所述第二通孔与所述沟槽相通且露出所述基底；
在所述沟槽和第二通孔内填充满导电层。
2.如权利要求1所述的形成方法，其特征在于，所述第一介质层为氧化硅、碳化硅或氮氧化硅，所述第二介质层为超低k介质层。
3.如权利要求2所述的形成方法，其特征在于，所述超低k介质层的介电常数小于或等于2.7。
4.如权利要求1所述的形成方法，其特征在于，在所述第一介质层内形成至少两个第一通孔的方法包括：
在所述第一介质层上形成图形化的第一掩膜层，所述第一掩膜层中的图形定义所述第一通孔的位置和大小；
沿所述第一掩膜层中的图形刻蚀第一介质层，在所述第一介质层内形成至少两个所述第一通孔。
5.如权利要求1所述的形成方法，其特征在于，在所述第二介质层内形成沟槽的方法包括：
在所述第二介质层上形成图形化的硬掩膜层，所述图形化的硬掩膜层定义所述沟槽的位置和大小；
沿所述硬掩膜层中的图形刻蚀第二介质层，在所述第二介质层内形成所述沟槽。
6.如权利要求5所述的形成方法，其特征在于，所述硬掩膜层的材料为氮化钛。
7.如权利要求1所述的形成方法，其特征在于，在所述基底上形成第一介质层之前，还包括在所述基底上形成第一刻蚀停止层的步骤。
8.如权利要求7所述的形成方法，其特征在于，所述第一介质层为氧化硅或碳化硅时，所述第一刻蚀停止层的材料为氮化硅或氮氧化硅；所述第一介质层为氮氧化硅时，所述第一刻蚀停止层的材料为氮化硅。
9.如权利要求5所述的形成方法，其特征在于，在所述第二介质层上形成图形化的硬掩膜层之前，还包括在所述第二介质层上形成第二刻蚀停止层的步骤；
沿所述硬掩膜层中的图形刻蚀所述第二介质层之前，还包括沿所述硬掩膜层的图形刻蚀所述第二刻蚀停止层。
10.如权利要求1所述的形成方法，其特征在于，所述第二通孔的宽度尺寸小于或等于所述第一通孔的宽度尺寸。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410239086.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种改进型电梯门板
- 下一篇：电梯网络化远程监测系统
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
