[发明专利]一种可拓展的2.5D多核处理器架构

说明书

技术领域

本发明属于多核处理器技术领域，具体为一种可拓展的2.5D多核处理器架构。

背景技术

自1971年美国英特尔公司推出全球第一款商用微处理器芯片4004起，处理器的性能便在飞速发展的集成电路制造技术和流水线设计技术的双重推动下不断攀升。一方面，在摩尔定律的推动下，新一代工艺节点的更低的沟道延时提升了处理器工作主频，更小的特征尺寸允许芯片更大的集成密度和电路设计复杂度；另一方面，处理器设计人员也提出和实践了诸多的复杂流水线技术来提高指令吞吐率，比如为了挖掘指令级并行（ILP）提出的超长指令字（VLIW）、超标量，为了提高流水线载荷效率提出的动态分支预测技术等等。但是处理器性能的不断提升随之带来了不可忽视的功耗问题，以英特尔奔腾4处理器为例，当其工作在3.8GHz时，功耗也上升到100W以上，这带来了严重的发热现象，给通常的空气冷却方法带来了挑战。于是人们尝试用简单多核的任务并行来获取单一复杂处理器的性能，这样多核处理器的架构应运而生。

多核处理器的设计减轻了单核的负担，因而简化了其电路设计，使得单核的频率和功耗降低下来。通过任务的划分和并行处理，多核处理器获得了更高的能量效率。近10多年以来，多核处理器的设计呈现处蓬勃的发展，其中表现处明显的趋势：核的数目逐渐增多、存储器的容量不断扩大、加速器的种类变得多种多样。但这些趋势也会带来诸多不足和挑战：比如芯片的面积不断增大，带来流片费用的提升、芯片物理设计工作量变大，设计周期拉长；以及传统二维（2D）芯片的可拓展性，可重构性不强显现。

近年来出现的2.5D封装技术极大地克服了上述不足和挑战，该技术利用微凸点（u-bump）制程将已经制作好的多核芯片、存储器芯片和加速器芯片键合在同一块衬底上，并且用一种称为TSI（Through Silicon Interposer）传输线连接起来，最后做在一个封装内部，该过程示意图见图1。可见，2.5D技术可以实现封装内部的芯片灵活连接和自由拓展，更短的互连线带来更高的片间通信速度和带宽。

发明内容

本发明的目的在于提供一种可拓展的2.5D多核处理器架构，可灵活地支持传统2D多核处理器的存储空间的拓展、多种加速器的耦合以及核运算资源的拓展，具有提高芯片级IP的可复用性和系统级设计的可重构性、缩短大芯片设计周期、降低制造成本等优点。

基于以上发明目的，本发明提出一种2.5D多核处理器架构，其整体结构图如图2所示，由多核处理器芯片、拓展的存储器芯片和拓展的加速器芯片构成，芯片之间通过SerDes接口提供的高速数据传输通道通信；上述芯片通过2.5D工艺键合在同一块衬底并集成在一个封装内部。其核心是一个由两维网格结构的片上网络（Network-on-chip, NoC）互连的多核处理器芯片，它通过SerDes接口提供的高速数据传输通道和拓展的芯片通信。纵向上，处理器通过片外存储接口模块对片外存储器进行单字读写和直接数据访存（Direct Memory Access, DMA）操作，实现本地存储空间的拓展；横向上，处理器通过片外加速接口模块和片外加速器进行控制和数据交互，实现耦合加速器的拓展。本发明通过软件配置片间接口处的数据选择器（MUX），支持纵向和横向的多核芯片拓展。

本发明中，多核处理器由两维网格结构的片上网络（Network-on-chip, NoC）互连，4个处理器构成一个簇。每个处理器与本地的片上存储器相连，片上存储器分为两类，分别用于存储指令和少量数据，容量较小。其中，数据存储器可以通过路由器组成的片上网络以消息传递的方式被其它核共享。

本发明中，所述2.5D存储拓展功能，其架构示意图如图3所示，在纵向，处理器通过片外存储接口模块对片外存储器进行字读写和DMA操作。当片外存储接口模块检测到流水线的加载/存储（loal/store）指令的地址落入到本地片外存储器的地址空间内或者接受到处理器发送来的DMA配置信号，则会将相应指令编码、打包后通过SerDes接口发送到片外。片外存储接口产生的配置包结构示意图如图4所示。选取高几位为操作码，可以由设计者定义为为字读、字写、DMA读、DMA写。在字读和字写情况下，中间的位码表示读写的地址，末端几位为保留位。在DMA读写的情况下，中间的位码表示DMA起始地址，末端几位为DMA结束地址。片外存储控制器接收自身SerDes接口传输的配置包，经译码步骤后，控制片外存储器的字读写或DMA操作。