[发明专利]鳍式场效应晶体管的形成方法、MOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体制作领域，特别涉及一种鳍式场效应晶体管的形成方法、MOS晶体管的形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸(CD，Critical Dimension)进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为常规器件的替代得到了广泛的关注。

图1示出了现有技术的一种鳍式场效应晶体管的结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；隔离层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶端和侧壁，栅极结构12包括栅介质层15和位于栅介质层15上的栅电极16。

所述栅介质层15的材料为氧化硅，栅电极16的材料为多晶硅，随着鳍式场效应晶体管的特征尺寸也越来越小，为了降低鳍式场效应晶体管的寄生电容以及减小器件的漏电流，提高器件速度，高K栅介质层与金属栅电极的栅极叠层结构被引入到鳍式场效应晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介质层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。

现有鳍式场效应晶体管的金属栅极的形成过程为：提供半导体衬底，所述半导体衬底上形成有若干鳍部；在所述鳍部的侧壁和表面上形成伪栅；形成覆盖所述伪栅、鳍部和半导体衬底表面的介质层，所述介质层的表面高于伪栅的顶部表面；采用化学机械研磨工艺平坦化所述介质层，直至暴露出伪栅的顶部表面；去除所述伪栅，形成凹槽，所述凹槽暴露出鳍部的部分侧壁和顶部表面；在所述凹槽的中形成高K栅介质层和金属栅电极。

现有技术在平坦化所述介质层时，所述介质层中容易产生凹陷缺陷，后续在形成金属栅电极时，容易造成金属的残留。

发明内容

本发明解决的问题是在鳍式场效应晶体管的形成过程中，防止在介质层中产生凹陷缺陷。

为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有若干分立的鳍部；形成横跨所述鳍部的侧壁和顶部表面的伪栅；形成覆盖所述伪栅和半导体衬底的介质层，所述介质层的表面高于伪栅的顶部表面；进行第一离子注入，向所述介质层中注入固化离子，以增加介质层的密度；平坦化所述介质层，暴露出伪栅的表面；去除所述伪栅，形成凹槽；在凹槽中形成金属栅极。

可选的，所述第一离子注入注入的固化离子为硅离子。

可选的，所述第一离子注入的能量为小于5Kev，剂量为1E14～1E17atom/cm³。

可选的，所述伪栅的侧壁还形成有侧墙，所述侧壁和伪栅的表面形成有研磨停止层。

可选的，平坦化所述介质层的步骤包括：进行第一平坦化步骤，采用化学机械研磨工艺平坦化所述介质层，以所述研磨停止层作为停止层，暴露出研磨停止层表面；进行第一平坦化步骤后，进行第二离子注入，在第一平坦化后的介质层中注入固化离子；进行第二平坦化步骤，采用化学机械研磨工艺平坦化第一平坦化后的介质层，以所述伪栅的顶部表面为停止层，暴露出伪栅的表面。

可选的，所述第二离子注入注入的固化离子为硅离子，第二离子注入的剂量为1E14～1E17atom/cm³，注入的能量小于5Kev。

可选的，在平坦化所述介质层后，还包括：进行第三离子注入，向平坦化后的介质层中注入固化离子。

可选的，所述第三离子注入注入的固化离子为硅离子，第三离子注入的剂量为1E14～1E17atom/cm³，注入的能量小于5Kev。

可选的，所述介质层的材料为氧化硅。

可选的，所述介质层的形成过程为：采用流动性化学气相沉积工艺形成覆盖所述伪栅和半导体衬底的前驱材料层；对所述前驱材料层进行退火工艺，将前驱材料层转化为介质层。