[发明专利]一种基于FPGA/CPLD的多通道数据缓存实现方法

权利要求书

1.一种基于FPGA/CPLD的多通道数据缓存实现方法，其特征在于，包括以下步骤：

1)判断RAM中每个存储单元的字节数RN的大小，当RAM中每个存储单元的字节数RN大于1时，则将RAM中的每个存储单元平均划分为RN个单元，当RAM中每个存储单元的字节数RN等于1时，则不进行处理；

2)在RAM中为每个通道划分出独立的缓存区，再根据每个通道数据的字节数BN及采样频率确定各缓存区的字节数CS，其中，CS≥BN，然后对通道进行编码，其中，通道的编码按缓存区从低字节到高字节的方向以及从低地址到高地址的方向逐个增加，设通道的个数为CN，则有CN*CS≤RN*2^AN，其中，AN为RAM地址的位数；

3)单片机通过0x8010操作端口将初始目标地址的低8位写入CPLD/FPGA地址缓存器ADDR_BUF[7..0]中，并通过0x8011操作端口将初始目标地址的高8位写入CPLD/FPGA地址缓存器ADDR_BUF[15..8]中，再将CPLD/FPGA地址缓存器ADDR_BUF内的初始目标地址通过0x8012操作端口写入RAM地址寄存器的DMA地址寄存器DMAwrAddr及单片机地址操作寄存器MCUrdAddr中；

4)单片机通过0x8020操作端口启动采样脉冲，锁存各通道当前的通道数据，并启动DMA，然后启动计数器DMAcnt，计数器DMAcnt由高位AddrH及低位AddrL拼接而成；

5)在DMAcnt的信号的驱动下，计数器DMAcnt中低位AddrL记一次数对应相邻RN个通道的缓存区地址加1，再以计数器DMAcnt作为多通道选择器的控制位，将通过多通道选择器的控制位选出的对应通道数据放置到数据线上，然后在写信号的操作下，将通道数据写入到对应通道的缓存区内，当计数器DMAcnt中的低位AddrL计数溢出时，则表示相邻RN个通道数据成功存入对应通道的缓存区内，当计数器DMAcnt的低位AddrL计数溢出时，则会自动向计数器DMAcnt的高位AddrH加1，此时当计数器DMAcnt的高位AddrH的数据地址为高位，则将地址自动指向下一个相邻RN个通道，同时计数器DMAcnt的低位AddrL重新计数，并开始下一个相邻RN个通道数据的写入，从而将所有通道数据存入对应缓存区中；

6)当所有通道数据存入到对应缓存区后，计数器DMAcnt的高位AddrH产生溢出，并产生脉冲信号，表示CN个通道一次采样数据存入完成，然后给RAM地址寄存器中DMAwrAddr的地址中间部分AddrM加1，避免新采样数据覆盖上次采样数据，当RAM地址寄存器中DMAwrAddr的地址中间部分AddrM溢出后，给各通道地址重新赋予初始地址，进而实现循环数据缓存；

将CPLD/FPGA地址缓存器ADDR_BUF中地址写入RAM地址寄存器DMAwrAddr及MCUrdAddr，操作端口为0x8012，操作数据为0x09(bit3＝1、bit0＝1)，ADDR_BUF的内容同时写入单片机地址操作寄存器MCUrdAddr及DMA地址寄存器DMAwrAddr。

2.根据权利要求1所述的基于FPGA/CPLD的多通道数据缓存实现方法，其特征在于，RAM地址寄存器的DMAwrAddr由地址高位AddrH、地址中间部分AddrM及地址低位AddrL三部分拼接而成，其中，地址高位AddrH的位数等于log₂(CN/RN)，地址中间部分AddrM的位数等于log₂(CS)减去地址低位AddrL的位数，地址低位AddrL的位数等于log₂(BN)。