[发明专利]一种半导体器件的制造方法和电子装置

说明书

本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法，通过在形成伪栅极和栅极侧壁之前控制浅沟槽隔离的厚度，可以保证伪栅极和栅极侧壁具有良好的形貌，通过在形成伪栅极和栅极侧壁之后、形成金属栅极之前，去除沟道区域的一定厚度的浅沟槽隔离，可以保证鳍型结构达到预定高度以及最终形成的金属栅极具有良好的形貌，因此，相对于现有技术，可以提高半导体器件的性能和良率。本发明的电子装置，使用了上述半导体器件，因而同样具有上述优点。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法和电子装置。

背景技术

在半导体技术领域中，随着半导体技术工艺节点的不断减小，鳍型场效应晶体管(FinFET)由于具有优异的性能表现而得到了广泛的应用。

在一种半导体器件的制造方法中，包括：形成鳍型结构(Fin)、形成位于鳍型结构之间的浅沟槽隔离(STI)、形成覆盖鳍型结构的顶端与侧壁的栅极、以及形成位于栅极两侧的侧壁层(spacer)等步骤。其中，在形成栅极和栅极侧壁的步骤中，由于鳍型结构的高度(指鳍型结构高出浅沟槽隔离的部分)导致的高纵横比，往往造成无法形成良好的栅极图案和栅极侧壁图案(topography issue)。

由此可见，现有技术中存在无法形成良好的栅极图案和栅极侧壁图案的问题，而这会严重影响半导体器件的性能和良率。为解决这一技术问题，有必要提出一种新的半导体器件的制造方法和电子装置。

发明内容

针对现有技术的不足，本发明提出一种半导体器件的制造方法和电子装置。

本发明的一个实施例提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供半导体衬底，通过刻蚀工艺在所述半导体衬底上形成鳍型结构；

步骤S102：在所述鳍型结构的两侧形成浅沟槽隔离；

步骤S103：在所述鳍型结构之上形成伪栅极以及位于所述伪栅极两侧的栅极侧壁；

步骤S104：通过刻蚀工艺将所述浅沟槽隔离位于栅极区域以外的部分去除一定的厚度；

步骤S105：在所述半导体衬底上形成层间介电层；

步骤S106：去除所述伪栅极；

步骤S107：通过刻蚀工艺将所述浅沟槽隔离位于栅极区域的部分中的至少一部分去除一定的厚度；

步骤S108：在所述伪栅极原来的位置形成高k介电层和金属栅极。

可选地，在所述步骤S104中，所述刻蚀工艺为各向同性刻蚀。

可选地，在所述步骤S104中，所述浅沟槽隔离位于栅极区域以外的部分被去除的厚度为5nm～20nm。

可选地，在所述步骤S107中，所述刻蚀工艺包括采用DHF的湿法刻蚀或采用SiCoNi的干法刻蚀。

在一个示例中，在所述步骤S107中，将所述浅沟槽隔离位于PMOS的栅极区域的部分去除一定厚度，以使得位于PMOS区的所述鳍型结构高于位于NMOS区的所述鳍型结构。

在另一个示例中，在所述步骤S107中，将所述浅沟槽隔离位于NMOS的栅极区域的部分去除一定厚度，以使得位于NMOS区的所述鳍型结构高于位于PMOS区的所述鳍型结构。

可选地，在所述步骤S105与所述步骤S106之间还包括步骤S1056：

对所述层间介电层进行离子注入，以降低所述层间介电层在去除所述伪栅极的工艺中的去除率。