[发明专利]配置在多重处理器核心之间的分散式电源管理

说明书

本申请为申请日为2011年12月22日、申请号为201110436098.1的发明名称为“配置在多重处理器核心之间的分散式电源管理”的申请案的分案申请。

技术领域

本发明涉及多核心微处理器设计的领域，特别是涉及多核心的特定操作及多核心处理器的多核心域(domain)的管理与实现。

背景技术

现代微处理器减少它们的电源消耗的主要方式，是减少微处理器操作时的频率和/或电压。此外，在某些实例中，微处理器可能允许时钟信号对于其电路的多个部分禁能。最后，在某些实例中，微处理器可能对于其电路的多个部分一起移除电源。再者，有时候微处理器需要尖峰性能，使其需要于其最高电压及频率下操作。微处理器采取电源管理动作以控制微处理器的电压与频率电平以及时钟与电源禁能。基本上，微处理器因应来自操作系统的指导(direction)而采取电源管理的动作。熟知的x86MWAIT指令为一种让操作系统执行以要求进入至一个与实际状况相关的最佳化状态的实例，操作系统可使用此状态以执行进阶的电源管理。最佳化状态可能是休眠(sleeping)或闲置(idle)状态。熟知的进阶配置电源接口(ACPI)规格，是藉由界定操作或电源管理相关的状态(例如C-状态及P-状态)以方便操作系统导向(operating system-directed)的电源管理。

因为多数的现代化微处理器为多核心处理器，其中许多处理核心共用一个或多个电源管理相关的资源，所以执行电源管理动作是复杂的。举例而言，多个核心可能共用电压源和/或时钟源。再者，包含一多核心处理器的计算系统亦基本上包含一晶片组，其包含多个用以桥接处理器总线至系统的其他总线(例如，至周边I/O总线)的总线桥，并包含一个做为多核心处理器与系统存储器的接口的存储器控制器。晶片组可密切地参与各种电源管理动作，且在本身与多核心处理器间可能需要协调机制。

更明确而言，于某些系统中，在多核心处理器的允许下，晶片组可能禁能一个处理器总线上的时钟信号，处理器接收并使用此时钟信号以产生其本身的内部时钟信号的大部分。在多核心处理器的情况下，所有使用总线时钟的核心必须准备让晶片组禁能其总线时钟。亦即，直到所有核心准备好之后，晶片组才被允许禁能总线时钟。

再者，在正常情形下，晶片组会窥探(snoop)处理器总线上的快取存储器。举例而言，当一周边装置于一周边总线上产生一存储器存取时，晶片组会将此存储器存取传送至处理器总线上，俾能使处理器可窥探其快取存储器以判定其是否持有(hold)所窥探地址的数据。举例而言，众人皆知USB装置会定期轮询存储器位置，这会于处理器总线上产生周期性的窥探循环(snoop cycle)。在某些系统中，多核心处理器可能进入一深休眠状态，此时将清除其快取存储器的内容且禁能快取的时钟信号以便节省电源。于此情况下，对多核心处理器而言，为了因应处理器总线上的窥探循环以窥探其快取(因为它们是空的，所以永远不会传回击中(hit)讯息)而被唤醒，然后再回到休眠状态无疑是种浪费。因此，在多核心处理器的允许下，晶片组可被授权不要产生处理器总线上的窥探循环以达成额外的电源节约。然而，必须再次提醒的是，所有的核心必须准备好之后晶片组才能关闭窥探功能，亦即晶片组不能关闭窥探功能，除非所有核心皆准备好才行。

发证给Naveh等人(以下以Naveh代表)的美国专利第7,451,333号揭示一种包含多重处理核心的多核心微处理器，每一个核心能检测一个要求核心转变成一闲置状态的命令。多核心处理器亦包含硬件协调逻辑(Hardware Coordination Logic,HCL)，HCL接收来自核心的闲置状态状况，并基于命令与核心的闲置状态状况来管理核心的电源消耗。更明确而言，HCL决定是否所有核心已检测一项要求转换至一共通状态的命令。如果不是的话，则HCL选择在命令的闲置状态间的一最浅状态(shallowest state)以作为每个核心的闲置状态。然而，如果HCL检测一项要求转换成一共通状态的命令，则HCL可以启动共用的电源节约特征，例如性能状态减少(performance state reduction)、一共用的锁相回路(PLL)的关闭、或处理器的执行情况的节省。HCL亦可防止外部中断(break)事件传送到达核心，以将所有核心转变成共通状态。此外，HCL可与晶片组实施一交握顺序(handshake sequence)以将核心转变成共通状态。