[发明专利]微处理器、集成电路与提供微码指令储存空间的方法

权利要求书

1.一种微处理器，其特征在于，包含：

多个处理核，每一该处理核包含对应的一核内记忆体，该核内记忆体实体位于对应的该处理核内且可被对应的该处理核读取但不可被其他的该些处理核读取；以及

一核外记忆体，实体位于所有的该些处理核外且可被所有的该些处理核读取；

其中对每一该处理核，该核外记忆体与对应的该核内记忆体共同提供一M字组的储存空间，所述储存空间对可被该处理核提取的多个微码指令而设，于该M字组的所述储存空间中：

该核外记忆体提供该M字组中J字组的所述储存空间；以及

该核内记忆体提供该M字组中K字组的所述储存空间；

其中J、K与M为正整数，且M＝J+K。

2.如权利要求1所述的微处理器，其特征在于，该微处理器包含单一个集成电路。

3.如权利要求2所述的微处理器，其特征在于，该些处理核有Q个核内记忆体，Q为大于等于2的整数，该核外记忆体和该Q个核内记忆体于该集成电路上所占的总实体面积小于Q个记忆体于该集成电路上会占去的总实体面积，该Q个记忆体中的每一用以提供M字组的对多个微码指令而设的储存空间。

4.如权利要求3所述的微处理器，其特征在于，该核外记忆体与该Q个核内记忆体为多个只读记忆体。

5.如权利要求3所述的微处理器，其特征在于，该Q个核内记忆体与该核外记忆体为非架构上可见的记忆体。

6.如权利要求1所述的微处理器，其特征在于，对每一该处理核，自对应的该核内记忆体较自该核外记忆体提取多个微码指令省时。

7.如权利要求1所述的微处理器，其特征在于，该些微码指令为多个非架构指令，该些非架构指令用以实作该微处理器的多个架构指令。

8.一种提供微码指令储存空间的方法，用于一微处理器的多个处理核，其特征在于，该提供微码指令储存空间的方法包含：

对每一该处理核，提供M字组的储存空间，所述储存空间是对可被该处理核提取的多个微码指令而设；

其中提供该M字组的所述储存空间包含：

对每一该处理核，自一核外记忆体提供该M字组中J字组的所述储存空间，该核外记忆体实体位于所有的该些处理核外且可被所有的该些处理核读取；以及

对每一该处理核，自对应的一核内记忆体提供该M字组中K字组的所述储存空间，该核内记忆体实体位于对应的该处理核内且仅可被对应的该处理核读取；

其中J、K与M为正整数，且M＝J+K。

9.如权利要求8所述的提供微码指令储存空间的方法，其特征在于，该核外记忆体与该核内记忆体为多个只读记忆体。

10.如权利要求8所述的提供微码指令储存空间的方法，其特征在于，该核内记忆体与该核外记忆体为非架构上可见的记忆体。

11.如权利要求8所述的提供微码指令储存空间的方法，其特征在于，该些微码指令为多个非架构指令，该些非架构指令用以实作该微处理器的多个架构指令。

12.一种集成电路，其特征在于，包含：

多个处理核，每一该处理核包含自有的一非共享记忆体，该非共享记忆体实体位于该处理核内且用以储存多个微码指令的一第一部分；以及

一共享记忆体，实体位于该些处理核外且用以储存该些微码指令的一第二部分；

其中每一该处理核用以从自有的该非共享记忆体提取该第一部分，并用以自该共享记忆体提取该第二部分。

13.如权利要求12所述的集成电路，其特征在于，储存于该共享记忆体与该非共享记忆体的该些微码指令为多个非架构指令，该些非架构指令用以实作微处理器的一或多个架构指令。