[发明专利]带隙基准电压电路

权利要求书

1.一种带隙基准电压电路，其特征在于，其包括带隙基准电压产生单元、误差补偿单元、稳压电容和基准电压输出端，

所述稳压电容的一端与基准电压输出端相连，另一端与接地端相连；

所述带隙基准电压产生单元包括第一电阻、第二电阻和第三电阻，第一双极型晶体管和第二双极型晶体管，以及运算放大器，第一电阻、第三电阻和第一双极型晶体管依次串联于所述运算放大器的输出端与接地端之间；第二电阻和第二双极型晶体管依次串联于所述运算放大器的输出端与接地端之间；运算放大器的第一输入端与第一电阻和第三电阻之间的连接节点相连，其第二输入端与第二电阻和第二双极型晶体管之间的连接节点相连；第一双极型晶体管的基极与其集电极相连，第二双极型晶体管的基极与其集电极相连，

所述误差补偿单元包括n个开关/电容组合模块，

每个开关/电容组合模块都包括第一开关、第二开关、第三开关、第四开关和补偿电容，第一开关、补偿电容和第四开关依次串联于运算放大器的第二输入端与第一输入端之间，第二开关的第一个连接端与第一开关和补偿电容之间的连接节点相连，第三开关的第一个连接端与第四开关和补偿电容之间的连接节点相连；第N开关/电容组合模块中的第二开关的第二个连接端与其相邻的第N+1开关/电容组合模块中的第三开关的第二个连接端相连，且第1开关/电容组合模块中的第三开关的第二连接端与所述运算放大器的输出端相连，第n开关/电容组合模块中的第二开关的第二连接端与所述基准电压输出端相连，N为该开关/电容组合模块的序列数，

其中，1≤N＜n，且N和n都为自然数。

2.根据权利要求1所述的带隙基准电压电路，其特征在于，第一开关和第四开关的控制端都与第一时钟信号相连，第二开关和第三开关的控制端都与第二时钟信号相连，

当第一时钟信号控制n个第一开关和n个第四开关导通时，第二时钟信号控制n个第二开关和n个第三开关关断；当第一时钟信号控制n个第一开关和n个第四开关关断时，第二时钟信号控制n个第二开关和n个第三开关导通。

3.根据权利要求2所述的带隙基准电压电路，其特征在于，

所述第一时钟控制信号与第二时钟信号反向，

所述第一输入端为负相输出端，所述第二输入端为正相输出端。

4.根据权利要求2所述的带隙基准电压电路，其特征在于，所述第一双极型晶体管和第二双极型晶体管为PNP双极型晶体管，

第一双极型晶体管的射极与所述第三电阻的一端相连，其集电极与接地端相连；第二双极型晶体管的射极与所述第二电阻的一端相连，其集电极与接地端相连。

5.根据权利要求2所述的带隙基准电压电路，其特征在于，所述第一双极型晶体管和第二双极型晶体管为NPN双极型晶体管，

第一双极型晶体管的集电极与所述第三电阻的一端相连，其射极与接地端相连；第二双极型晶体管的射极与所述第二电阻的一端相连，其集电极与接地端相连。

6.根据权利要求3所述的带隙基准电压电路，其特征在于，第一电阻和第三电阻为相同类型电阻，且温度系数相同。

7.根据权利要求6所述的带隙基准电压电路，其特征在于，

VBG2＝(Vbe2-Vbe1).R1/R3+Vbe2-(R1/R3+1).Vos+nVos，

Vos＝VP-VN，

根据Vbe2的温度系数K1，(Vbe2-Vbe1)的温度系数K2，R1/R3以及Vos确定n的值，

其中，Vbe2为第二双极型晶体管Q2的基极-发射极电压，Vbe1为第一双极型晶体管Q1的基极-发射极电压，R1为第一电阻的电阻值，R3为第三电阻的电阻值，Vos为所述运算放大器的输入失调电压，VP为运算放大器的正相输入端电压，VN为运算放大器的负相输入端电压，VBG2为所述基准电压输出端输出的电压值。

8.根据权利要求7所述的带隙基准电压电路，其特征在于，

由K2.R1/R3+K1＝0，求取R1/R3，

将求取的R1/R3代入

-(R1/R3+1).Vos+nVos≈0，求取n。

9.根据权利要求7所述的带隙基准电压电路，其特征在于，所述n的取值为18。