[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供包括第一、第二区域的衬底，第一区域与第二区域类型不同，在第一区域形成至少一个第一伪栅极，在第二区域形成至少一个第二伪栅极，第二伪栅极的特征尺寸大于或等于0.1微米；在衬底、第一、第二伪栅极上形成介质层，介质层与第一、第二伪栅极顶部相平；之后，去除部分高度的第二伪栅极，并在剩余的第二伪栅极上形成保护层，保护层至少与介质层相平；之后，去除第一伪栅极，在介质层中形成第一栅极凹槽；在第一栅极凹槽内填充满第一金属层，并且第一金属层覆盖保护层；去除高于介质层的第一金属层，形成第一金属栅极；之后，去除保护层和第二伪栅极。采用本发明的方法可以提高半导体器件的性能。

技术领域

本发明涉及半导体领域，尤其涉及半导体器件的形成方法。

背景技术

随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极的寄生电容，提高器件速度，金属栅极被引入到MOS晶体管中。

图1至图7是现有技术中的PMOS晶体管中和NMOS晶体管中的金属栅极的形成方法的剖面结构示意图。

参考图1，提供半导体衬底100，半导体衬底100包括NMOS区域Ι和PMOS区域ΙΙ。在NMOS区域Ι形成至少一个第一伪栅极101和至少一个第三伪栅极103，在所述PMOS区域ΙΙ形成至少一个第二伪栅极102和至少一个第四伪栅极104，第一伪栅极101和第二伪栅极102的特征尺寸都大于或等于0.1微米，第三伪栅极103的特征尺寸小于第一伪栅极101的特征尺寸，第四伪栅极104的特征尺寸小于第二伪栅极102的特征尺寸。第一伪栅极101至第四伪栅极104的材料都为多晶硅。

在半导体衬底100、第一伪栅极101至第四伪栅极104上形成氧化硅层105，所述氧化硅层105与所述各伪栅极顶部相平。

接着，参考图2，形成图形化的掩膜层106，所述图形化的掩膜层106覆盖PMOS区域ΙΙ的氧化硅层105和第二伪栅极102、第四伪栅极104。之后，去除所述NMOS区域Ι的第一伪栅极101和第三伪栅极103(参考图1)，在NMOS区域Ι的氧化硅层105内形成第一栅极凹槽107和第三栅极凹槽108。

接着，参考图3，在第一栅极凹槽107和第三栅极凹槽108内填充满第一铝层1，所述第一铝层109还覆盖所述图形化的掩膜层106。

接着，参考图4，采用化学机械研磨的方法去除高于氧化硅层105的第一铝层109和图形化的掩膜层106，在第一栅极凹槽107内形成第一铝栅极110，在第三栅极凹槽108内形成第三铝栅极111。其中化学机械研磨液的成分主要为氧化铝。

接着，结合参考图4和图5，去除PMOS区域ΙΙ的第二伪栅极102和第四伪栅极104，相应的，在PMOS区域ΙΙ的氧化硅层105内形成第二栅极凹槽112和第四栅极凹槽113。

接着，参考图6，在第二栅极凹槽112和第四栅极凹槽113内填充满第二铝层114，所述第二铝层114还覆盖NMOS区域Ι的氧化硅层105和第一铝栅极110、第三铝栅极111。

接着，参考图7，采用化学机械研磨的方法去除高于氧化硅层105的第二铝层114，在第二栅极凹槽112内形成第二铝栅极115，在第四栅极凹槽113内形成第四铝栅极116。

采用现有技术的方法形成的PMOS晶体管的性能不好，严重时，无法工作。

发明内容

本发明解决的问题是采用现有技术的方法形成的PMOS晶体管的性能不好，严重时，无法工作。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域与第二区域类型不同；