[发明专利]电压电平转换器和实现其的系统

说明书

根据在此公开的发明构思，电平转换器可以包括第一电压域中的输入节点和高于第一电压域的第二电压域中的输出节点。输入节点接收第一更低电压域中的输入信号，并且输出节点被配置为输出第二更高电压域中的输入信号的表示。更低电压控制电路可以控制对被布置在第一和第二域之间的边界处的边界节点的更低电压电平的供电。也可以提供更高电压控制电路来控制更高电压电平对边界节点的供电。当更高电压控制电路向边界节点供应更高电压电平时，更低电压控制电路可以切断对边界节点的更低电压电源。更高电压控制电路可以例如包括使能和禁止到更高电压电源的连接的逻辑电路。替换地，更高电压控制电路可以包括耦接在输出节点和边界节点之间的升压电容器。

技术领域

在此描述的本发明构思涉及供电电压缩放技术，并且更具体地，涉及电压电平转换器(shifter)和实现电压电平转换器的系统。

背景技术

用于电子系统的最有效的低功率技术是供电电压缩放。但是，片上系统(SOC)/中央处理单元(CPU)供电电压缩放可能限于依据静态随机存取存储器(SRAM)器件中的最小电压要求(即，SRAM Vmin)的一些设计中。这可能尤其是高密度SRAM比特单元的情况。为了克服SRAM Vmin限制并仍然产生低功率器件，已经实现了双供电设计(DSD)技术，其中第一有条件的更低电压域(VDD1或VDDL(逻辑VDD))用于逻辑电路，并且第二更高电压域(VDD2或VDDS(SRAM VDD))用于SRAM单元。DSD技术要求从更低电压域到更高电压域的转变(即，电平转换)。相反，没有明确的电平转换器电路，(从更高电压域到更低电压域的)在其他方向上的转换显然会发生。

用于从更低电压逻辑部向更高电压SRAM宏转变的传统方法是在SRAM输入边界处将明确的电压电平转换器插入到电路中。不幸地，此方法具有两个主要的缺点。第一，对于从更低电压域转变到更高电压域的信号，明确的电压电平转换器的插入增加了信号延迟。第二个缺点是对于位于更高电压域而不是更低电压域中的SRAM外围电路的增加的电力要求。

在替换的方法中，例如图1中所示，DSD技术可以使用单个反相器电平转换器来在更低电压(VDD1)域和更高电压(VDD2)域之间转变。在此方法中，为了电力节约，大部分外围电路以及位线可以被布置在更低电压(VDD1)域中。图2是示出经过图1的反相器的各种信号的示意信号图。如图2中所示，此反相器电平转换器设计可以将信号电压从更低电压(VDD1)电平转变为更高电压(VDD2)电平。然而不幸地，由于泄漏电流的问题，逻辑VDD缩放的量可能受到限制。

更具体地，现在参照图1A，更低电压(VDDL)电平被典型地限制在更高电压(VDDH)电平之下至多200mV左右。否则，因为当来自更低电压(VDDL)域的输入电压(V_OH)为高但是仍然小于更高电压(VDDH)电平(即，没有足够高到完全关断PMOS晶体管12)时，被布置在电压域边界处的PMOS晶体管12可以稍微(weakly)导通，所以泄漏电流可能非期望地增加。换言之，如果两个域中的电压(VDDH和VDDL)之间的差太大，则被布置在两个电压域之间的边界处的、反相器i3中的PMOS晶体管12将不会完全切断，并且泄漏电流I_Leak将流过晶体管12。此电力损耗可能显著地减少DSD电路的电力节约优势。因此期望拥有克服这些缺点的电压电平转换器设计。

发明内容

结合本发明构思的原理的实施例提供了能够用在各种系统和器件中的简单而有效率的电压电平转换器。

根据本发明构思的一方面，用于在更低电压域和更高电压域之间转变信号的电压电平转换器可以包括被配置为接收在更低电压域中的输入信号的输入，和被配置为输出在更高电压域中的输入信号的更高电压表示的输出。低电压控制电路被优选地包括来响应于高电平输入信号而选择性地禁止对在更低和更高电平电压域之间的边界节点的低电压电源。更高电压控制电路也被优选地提供来响应于高电平输入信号选择性地向边界节点提供更高电平电压。