[发明专利]一种基于静态逻辑实现的提前终止比较器及其控制方法

权利要求书

1.一种基于静态逻辑实现的提前终止比较器，其特征在于，包括至少两个两位静态比较单元和至少一个终止判断单元，所述两位静态比较单元级联再与终止判断单元连接，所述两位静态比较单元级联后，每个两位静态比较单元的小于信号输出端、大于信号输出端分别与终止判断单元的小于信号输入端、大于信号输入端连接，较高位的两位静态比较单元的相等信号输出端与次高位的两位静态比较单元的相等信号输入端连接，最低位的两位静态比较单元的相等信号输出端与终止判断单元的相等信号输入端连接，所述终止判断单元输出为所述基于静态逻辑实现的提前终止比较器的大于或等于输出信号、完成信号和小于输出信号，所述两位静态比较单元的数据输入端用于输入待比较数据信号；所述每个两位静态比较单元的使能信号输入端与终止判断单元的使能信号输入端连接。

2.根据权利要求1所述的基于静态逻辑实现的提前终止比较器，其特征在于，所述两位静态比较单元包括大于比较电路、小于比较电路和相等比较电路；

所述大于比较电路包括第一PMOS管(P₁)、第二PMOS管(P₂)、第三PMOS管(P₃)、第四PMOS管(P₄)、第五PMOS管(P₅)、第六PMOS管(P₆)、第七PMOS管(P₇)、第八PMOS管(P₈)、第九PMOS管(P₉)、第一NMOS管(N₁)、第二NMOS管(N₂)、第三NMOS管(N₃)、第四NMOS管(N₄)、第五NMOS管(N₅)、第六NMOS管(N₆)、第七NMOS管(N₇)、第八NMOS管(N₈)、第九NMOS管(N₉)、第一反相器(1)；所述第一PMOS管(P₁)的源极、第三PMOS管(P₃)的源极、第四PMOS管(P₄)的源极、第六PMOS管(P₆)的源极、第八PMOS管(P₈)的源极和第九PMOS管(P₉)的源极均连接电源，第九NMOS管(N₉)的源极接地；

第一PMOS管(P₁)的漏极与第二PMOS管(P₂)的源极相接，第二PMOS管(P₂)的漏极与第一NMOS管(N₁)、第二NMOS管(N₂)的漏极相接；

第三PMOS管(P₃)、第四PMOS管(P₄)的漏极与第五PMOS管(P₅)的源极相接，第五PMOS管(P₅)的漏极与第五NMOS管(N₅)的漏极相接，第五NMOS管(N₅)的源极与第三NMOS管(N₃)、第四NMOS管(N₄)的漏极相接；

第六PMOS管(P₆)的漏极与第七PMOS管(P₇)的源极相接，第七PMOS管(P₇)的漏极与第六NMOS管(N₆)的漏极相接，第六NMOS管(N₆)的源极与第七NMOS管(N₇)的漏极相接；

第八PMOS管(P₈)、第九PMOS管(P₉)的漏极与第一反相器(1)的输入端相接；

第二PMOS管(P₂)的漏极与第五PMOS管(P₅)、第五NMOS管(N₅)的栅极相接，第五PMOS管(P₅)的漏极与第七PMOS管(P₇)的漏极相接，第七PMOS管(P₇)的漏极与第一反相器(1)的输入端相接；

第一NMOS管(N₁)、第二NMOS管(N₂)、第三NMOS管(N₃)、第四NMOS管(N₄)、第七NMOS管(N₇)的源极均与第八NMOS管(N₈)的漏极相接，第八NMOS管(N₈)的源极与第九NMOS管(N₉)的漏极相接；

第一PMOS管(P₁)和第一NMOS管(N₁)的栅极均连接第一数据低位非信号第二PMOS管(P₂)和第二NMOS管(N₂)的栅极均连接第二数据低位信号(B₀)；第三PMOS管(P₃)和第三NMOS管(N₃)的栅极均连接第一数据高位信号(A₁)；第四PMOS管(P₄)的栅极和第四NMOS管(N₄)的栅极均连接第二数据高位非信号第六PMOS管(P₆)和第六NMOS管(N₆)的栅极均连接第一数据高位信号(A₁)；第七PMOS管(P₇)和第七NMOS管(N₇)的栅极均连接第二数据高位非信号第八PMOS管(P₈)和第八NMOS管(N₈)的栅极均连接相等信号的输入端(EQin)；第九PMOS管(P₉)和第九NMOS管(N₉)的栅极均连接使能信号(EN)；第一反相器(1)的输出端作为大于信号(GTout)的输出端。