[发明专利]一种便于复杂拓扑信号的PCB传输延时补偿方法

说明书

技术领域

本发明涉及电子领域,PCB设计以及制作,具体涉及一种便于复杂拓扑信号的PCB传输延时补偿方法。

技术背景

数据的传输一般都通过时钟对数据信号进行有序的收发控制。芯片只能按规定的时序发送和接收数据,过长的信号延迟或信号延时匹配不当都可能导致信号时序的违背和功能混乱,导致芯片无法正确收发数据、系统无法正常工作。在高速系统中，边沿速率加快、系统时钟速率上升，信号在器件之间的传输时间以及同步准备时间都缩短，传输线上的等效电容、电感也会对信号的数字转换产生延迟和畸变，再加上信号延时不匹配等因素，都会影响芯片的建立和保持时间，导致芯片无法正确收发数据、系统无法正常工作。

对于PCB设计工程师来说，为了保证系统时序的足够稳定性，最有效的途径便是保证信号在PCB板上传输延时相匹配，根据PCB传输线在PCB板材上的传输速度，换算出相应的PCB传输线长度，通过PCB设计软件对一组信号的相对走线长度作约束即可。然而面对现如今日益复杂的系统架构，信号拓扑也随之复杂起来，不再是单纯的从芯片A到芯片B这样点对点的连接，而可能会在芯片A与B之间加一个buffer之类的ic芯片，并且要求buffer前与buffer后的信号总长度有一定的约束规则，但是buffer前后的网络名不一致,此时PCB设计软件无法对这一时序要求做直观的规则约束，而是要通过分段约束来保证芯片的时序要求，这种对PCB走线长度的要求更严格，从而增加PCB设计难度。因此本发明就是针对这一类问题，简化了复杂拓扑信号的传输延时补偿方法，从而提高PCB的设计效率及准确度。

发明内容

本发明要解决的技术问题是：提出一种便于复杂拓扑信号的PCB传输延时补偿方法。

本发明所采用的技术方案为：

一种便于复杂拓扑信号的PCB传输延时补偿方法，在当前复杂的系统架构下，为了满足信号时序要求，针对复杂的拓扑结构和严格的时序要求，根据各个不同原理图，通过编写设计程式，给ic芯片赋予特定的模型，使得ic芯片前后的网络串成一个 Xnet，将分段约束长度优化为整体链路统一约束长度，这样在设置等长规则时，只需设置一个match group即可保证整个链路的长度约束，简化了规则设置。

本发明的有益效果为：采用本发明的技术，既优化了PCB线路又提高了PCB设计效率。

附图说明

图1为本发明IC芯片模型设计程式。

具体实施方式

下面参照附图，通过具体实施方式对本发明进一步说明：

一种便于复杂拓扑信号的PCB传输延时补偿方法，在当前复杂的系统架构下，为了满足信号时序要求，针对复杂的拓扑结构和严格的时序要求，根据各个不同原理图，通过编写设计程式，如图1所示，给ic芯片赋予特定的模型，使得ic芯片前后的网络串成一个 Xnet，将分段约束长度优化为整体链路统一约束长度，这样在设置等长规则时，只需设置一个match group即可保证整个链路的长度约束，简化了规则设置。