[发明专利]一种半导体器件及其制作方法、电子装置

说明书

本发明提供一种半导体器件的制作方法，所述方法包括：提供硅衬底；根据预形成悬空硅层的厚度设定硅着陆节距后，图案化所述硅衬底以形成所述悬空硅层；在所述悬空硅层上形成器件；进行切割工艺。根据本发明的制作方法，不需要使用研磨工艺对芯片进行减薄处理，即可满足对芯片厚度的要求，有效避免了在研磨制程时对芯片造成的损伤和破坏，提高了产量和良品率，降低了成产成本。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法、电子装置。

背景技术

半导体器件的集成度按摩尔定律每18个月翻一翻。随着半导体产业的深入发展，摩尔定律受到越来越多的阻碍，要实现摩尔定律所付出的成本越来越高，然而人们对于半导体产品高性能的要求却从未停止。目前，通过改变半导体产品封装形式的方向寻求提高产品性能的途径，三维堆叠封装随之而产生。

三维堆叠封装可以在更小的空间内集成更多的半导体芯片，采用三维堆叠封装的产品拥有更高的性能、更高的可靠性，以及更低的价格。3D叠层封装采用了混合互连技术，以适应不同元器件间的垂直互连，如芯片与芯片、芯片与圆片、芯片与基板等，可根据需要采用倒装、引线键合和TSV等互连技术进行多芯片的叠层封装，从而缩短了芯片间的互连长度。

2.5D或3D封装要求芯片或晶粒(die)足够薄以应对键合和封装的需要，通常使用背部研磨抛光工艺(polish)来实现晶圆的减薄，而研磨抛光过程经常会导致晶圆的破坏，尤其对于超薄化工艺所要求的减薄晶圆厚度<50μm时，在这个厚度上，硅片很难容忍减薄工艺中的磨削对硅片的损伤及内在应力，其刚性也难以使硅片保持原有的平整状态，很容易导致晶圆的破损，进而影响产品的合格率，增加生产成本。

因此，为了解决上述技术问题，有必要提出一种新的制作方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在问题，本发明实施例一提出一种半导体器件的制作方法，包括：提供硅衬底；根据预形成悬空硅层的厚度设定硅着陆节距后，图案化所述硅衬底以形成所述悬空硅层；在所述悬空硅层上形成器件；进行切割工艺。

进一步，若预形成所述悬空硅层的厚度较大，则设定较大的硅着陆节距。

进一步，所述较大的硅着陆节距包括一个或多个曝光单元的大小。

进一步，所述曝光单元同时曝光数个晶粒。

进一步，若所述悬空硅层的厚度比较小时，则设定较小的硅着陆节距。

进一步，所述较小的硅着陆节距包括一个晶粒的大小。

进一步，进行所述切割时，切割线要避开硅着陆区，以使所述悬空硅层和所述硅衬底分开。

进一步，所述悬空硅层的制作方法选自等离子体同向刻蚀超薄埋氧层技术、注氢氦技术或真空介质埋层技术。

进一步，所述器件包括用标准MOS工艺制作的MOSFET器件。

本发明实施例二提供一种采用上述方法制作的半导体器件，所述方法不包括研磨减薄步骤。

本发明实施例三提供一种电子装置，其包括实施例二中所述的半导体器件。

综上所述，根据本发明的制作方法，不需要使用研磨工艺对芯片进行减薄处理，即可满足对芯片厚度的要求，有效避免了在研磨制程时对芯片造成的损伤和破坏，提高了产量和良品率，降低了成产成本。

附图说明