[发明专利]一种三角波信号发生器

权利要求书

1.一种三角波信号发生器，其特征在于，包括时钟电路单元、可编程逻辑控制器单元、、DDS单元、放大器单元和加法器单元，所述时钟电路单元、可编程逻辑控制器单元、DDS单元、放大器单元和加法器单元依次相连，所述可编程逻辑控制器单元还连接有JTAG接口单元，所述加法器单元还连接有直流参考电压单元；其中，

所述时钟电路单元，用于为所述可编程逻辑控制器单元提供工作所需的时钟控制信号；

所述JTAG接口单元，用于为所述可编程逻辑控制器单元提供在线仿真和程序下载的专用接口；

所述可编程逻辑控制器单元，用于生成控制所述DDS单元产生三角波电压信号的控制信号；

所述DDS单元，用于接收所述控制信号，根据所述控制信号输出频率范围宽、响应时间快、分辨率高、线性度高和稳定性高的三角波电压信号；

所述放大器单元，用于将所述DDS单元输出的三角波电压信号放大；

所述加法器单元，用于将所述放大器单元放大输出的三角波信号与所述直流参考电压单元提供的恒定直流参考电压作加法运算，将所述放大器单元输出的三角波电压信号整体抬高，输出频率稳定、高精度、高线性度的三角波电压信号给负载使用。

2.根据权利要求1所述的三角波信号发生器，其特征在于，所述时钟电路单元采用高精度固定频率晶体振荡器。

3.根据权利要求1或2所述的三角波信号发生器，其特征在于，所述可编程逻辑控制器单元为CPLD控制器单元或FPGA控制器单元。

4.根据权利要求3所述的三角波信号发生器，其特征在于，所述CPLD控制器单元采用高速数字处理可编程逻辑器件CPLD芯片U1， CPLD芯片U1电源输入端连接外部稳定直流电压+VDD1，CPLD芯片U1电源输入端还连接去耦电容C1一端，CPLD芯片U1接地端和所述去耦电容C1另一端分别接地DGND，CPLD芯片U1输出端与DDS单元输入端相连。

5.根据权利要求4所述的三角波信号发生器，其特征在于，所述DDS单元采用直接数字频率合成器件DDS芯片U2，所述DDS芯片U2输出端与所述放大器单元输入端连接。

6.根据权利要求5所述的三角波信号发生器，其特征在于，所述放大器单元由高速运算放大器U3、电阻R1、R2、R3、电容C4、C5组成；所述电阻R1一端与DDS芯片U2输出端相连，另一端与运算放大器U3正输入端相连；所述电阻R2一端与电阻R3和运算放大器U3负输入端分别相连，另一端与模拟地AGND相连；所述电阻R3一端与电阻R2和运算放大器U3负输入端分别相连，另一端与运算放大器U3输出端相连；所述运算放大器U3电源正输入端接外部供电电压+VDD4和去耦电容C4，电源负输入端接外部供电电压-VDD4和去耦电容C5；所述电容C4、C5电压参考端接模拟地AGND；所述运算放大器U3输出端连接所述加法器单元输入端。

7.根据权利要求6所述的三角波信号发生器，其特征在于，所述直流参考电压单元由线性稳压器U4、电容C6、C7和电阻R4、R5组成；所述线性稳压器U4输入端接供电电压+VDD5和去耦电容C6一端，去耦电容C6另一端接地，所述线性稳压器U4输出端接滤波电容C7和电阻R4一端，滤波电容C7另一端接地，电阻R4另一端接电阻R5一端，所述电阻R5另一端接地；所述线性稳压器U4的输出电压经电阻R4和R5调节分压，输出稳定直流参考电压REFV1与所述放大器单元正输入端相连。

8.根据权利要求7所述的三角波信号发生器，其特征在于，所述加法器单元由高速运算放大器U5、电阻R6、R7、R8和电容C8组成，所述运算放大器U5正输入端与所述电阻R6、R5相连，所述电阻R6与所述放大器单元输出端连接，所述运算放大器U5负输入端连接电阻R7、R8一端，电阻R7另一端接地，电阻R8另一端接运算放大器U5输出端，所述运算放大器U5电源正输入端外接供电电压+VDD6和去耦电容C8，所述运算放大器U5电源负输入端接模拟地AGND。