[发明专利]具有读取定时信息的多数据速率存储器

说明书

技术领域

本公开总的来说涉及多数据速率存储器，更具体地，涉及具有有助于执行由存储器提供的数据的读取的定时信息的多数据速率存储器。

背景技术

多数据速率存储器现已普及，尤其是对于DRAM，但对于其它类型的存储器(例如，非易失性存储器)也变得很普及。最常见的，它们是双数据速率(DDR)存储器，其中数据在时钟周期的两个一半部分上提供。在通过控制器的DDR存储器的读取中，DDR存储器以数据突发提供数据，其伴随着数据选通(strobe)信号(有时也被称为DQS信号)，该数据选通信号在读取数据时给控制器提供帮助。这种达到两倍时钟频率的数据推动能够读取的极限。DQS信号被控制器内的DQS电路非常仔细地延迟，以使得数据可以被正确读取。该DQS电路通常在实现有效读取中是非常重要的，但该电路可能对温度、电压以及工艺变化敏感。因此，DQS电路的有效设计会是费时的，并且需要比延迟电路通常要求的大得多的空间。由于DQS电路的敏感性，对于这样的延迟电路，工艺改进可能实际上产生可靠性问题。

因此，在给从多数据速率存储器读取的数据提供定时方面需要提供进一步改进。

概述

根据本公开的一个实施例，提供了一种存储器，包括：存储器阵列；读取电路，其耦接到所述存储器阵列，并且被配置为响应于读取请求提供来自所述存储器阵列的读取数据，其中所述读取电路根据第一时钟提供所述读取数据；以及选通发生器，被配置用于提供所述读取数据的选通信号，其中所述选通发生器根据第二时钟提供所述选通信号，该第二时钟以30度到90度的相位与所述第一时钟异相。

根据本公开的另一个实施例，提供了一种具有存储器阵列的存储器中的方法包括：接收读取请求；以及响应所述读取请求：根据第一时钟提供来自所述存储器阵列的读取数据，以及根据第二时钟提供所述读取数据的选通信号，其中所述第二时钟以在30度到150度的范围内的相位与所述第一时钟异相。

根据本公开的又一实施例，提供了一种存储器系统，包括：存储器控制器，被配置用于提供第一时钟、第二时钟和读取请求的，其中所述第二时钟和所述第一时钟异相30度到150度的范围内的相位；以及存储器，耦接到所述存储器控制器，并且被配置用于接收所述第一时钟、所述第二时钟和所述读取请求，所述存储器包括：存储器阵列；读取电路，耦接到所述存储器阵列，并且被配置用于响应于读取请求将来自所述存储器阵列的读取数据提供给所述存储器控制器，其中所述读取电路根据第一时钟将所述读取数据提供给所述存储器控制器；以及选通发生器，被配置用于将所述读取数据的选通信号提供给所述存储器控制器的，其中所述选通发生器根据第二时钟提供所述选通信号。

根据本公开的又一实施例，提供了一种用于与存储器接口连接的存储器控制器，包括：地址/控制终端，所述地址/控制终端被配置用于对所述存储器寻址来从所述存储器请求读取数据；时钟终端，所述时钟终端被配置用于给所述存储器提供真数据时钟和互补数据时钟，以请求所述读取数据在所述真和互补时钟的一致的边缘之间被提供；相位终端，所述相位终端被配置用于给所述存储器提供真相位时钟和互补相位时钟以辅助所述存储器生成选通信号，所述真相位时钟和互补相位时钟与所述真和互补数据时钟异相；数据终端，所述数据终端被配置用于接收从所述存储器请求的所述读取数据以用于感测；以及选通终端，所述选通终端被配置用于响应于来自所述存储器的选通信号对所述感测进行钟控。

根据本公开再一实施例，提供了一种用于操作存储器控制器的方法，所述存储器控制器用于与存储器接口连接，所述存储器响应于真相位时钟和互补相位时钟提供选通信号，所述方法包括：生成对于读取数据的请求以供所述存储器使用；提供真数据时钟和互补数据时钟以供所述存储器使用，以请求所述读取数据在所述真和互补时钟的一致的边缘之间提供；提供真相位时钟和互补相位时钟以供所述存储器使用，以辅助所述存储器生成所述选通信号，所述真和互补相位时钟与所述真和互补数据时钟异相；提供数据终端，所述数据终端被配置来接收从所述存储器请求的所述读取数据以用于感测；以及提供选通终端，所述选通终端被配置用于响应于来自所述存储器的选通信号对所述感测进行钟控。