[发明专利]鳍式场效应晶体管SRAM的结构和方法

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件。

背景技术

半导体集成电路(IC)工业经历了快速发展。在IC发展过程中，功能密度(即，单位芯片面积上互连器件的数量)通常已经增加，而几何尺寸(即，可使用制造工艺制造的最小部件(或线))却已减小。这种按比例缩小工艺通常通过增加生产效率和降低相关成本而带来益处。这种按比例缩小还增加了处理和制造IC的复杂性，并且为实现这些进步，需要IC制造过程中的类似的发展。

例如，通常将逻辑电路和嵌入式静态随机存取存储器(SRAM)单元集成到半导体器件中来增加功能密度。这些应用的范围覆盖工业和科学子系统、汽车电子、手机、数码相机、和微处理器等。仅仅按比例缩小半导体部件尺寸已经不足以满足更高SRAM密度的需求。例如，当被制造成具有较小半导体几何尺寸时，具有平面型晶体管的传统SRAM单元结构已经经历了器件性能降低和泄漏增加。应对这种挑战的一种方法是使用具有单鳍或多鳍结构(例如，FinFET)的三维晶体管。例如，FinFET能够实施为控制金属氧化物半导体场效应晶体管(MOSFET)的短沟道效应。为实现最优地短沟道控制和面积减小，期望鳍结构尽可能薄。制造极薄的鳍结构的技术之一是间隔件光刻。例如，在芯轴图案的侧壁上形成间隔件。在去除芯轴图案之后，间隔件在形成鳍结构的过程中成为蚀刻硅衬底的蚀刻掩模。芯轴图案和间隔件的尺寸控制鳍结构的宽度和间距。芯轴图案和间隔件的临界尺寸(CD)均匀性的严格控制是嵌入式鳍式场效应晶体管FinFET SRAM的设计挑战。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种集成电路(IC)布局，包括：第一矩形区域，其中，所述第一矩形区域具有沿第一方向的较长边和沿第二方向的较短边，所述第二方向垂直于所述第一方向；并且沿所述第一方向穿过所述第一矩形区域的几何中心的第一虚线和沿所述第二方向穿过所述几何中心的第二虚线以逆时针顺序将所述第一矩形区域划分为第一子区域、第二子区域、第三子区域和第四子区域，所述第一子区域位于所述第一矩形区域的右上部分处；至少八个第一图案，位于所述IC布局的第一层中，其中，每个所述第一图案均为沿所述第二方向在所述第一矩形区域上方纵向地延伸的矩形形状；所述第一图案沿所述第一方向彼此地间隔开；所述第一图案的第一部分、第二部分、第三部分和第四部分分别与所述第一子区域、所述第二子区域、所述第三子区域和所述第四子区域重叠；所述第一图案的第一部分和第二部分为所述第一图案的相应的第四部分和第三部分关于所述第一虚线的镜像；并且所述第一图案的第一部分和第四部分为所述第一图案的相应的第二部分和第三部分的平移；至少八个第二图案，位于所述IC布局的第二层中，其中，每个所述第二图案均为沿所述第二方向纵向地延伸的矩形形状，所述第二图案沿所述第一方向彼此间隔开，当所述第一层与所述第二层叠置时，每个所述第二图案均与所述第一图案中的一个部分地重叠并完全覆盖相应的第一图案的较长边；以及多个第三图案，位于所述IC布局的第三层中，其中，每个所述第三图案均为矩形形状，所述第三图案彼此间隔开，当所述第一层、所述第二层和所述第三层叠置时，每个所述第三图案均与所述第一图案中的一个部分地重叠并覆盖所述相应的第一图案中未被所述第二图案覆盖的较长边的一部分，其中：所述第一图案、所述第二图案和所述第三图案用于共同地限定多个有源区域以形成晶体管；并且当所述第一层、所述第二层和所述第三层叠置时，沿着所述第一图案中未被所述第二图案和所述第三图案覆盖的较长边限定所述多个有源区域。

在该IC布局中，所述有源区域是用于形成FinFET型晶体管的鳍式有源线。

该IC布局还包括：位于所述IC布局的栅极层中的多个栅极部件，其中，每个所述栅极部件均为沿所述第一方向纵向地延伸的矩形形状；所述栅极部件沿所述第二方向彼此间隔开栅极间距；所述栅极部件的第一部分、第二部分、第三部分和第四部分分别与所述第一子区域、所述第二子区域、所述第三子区域和所述第四子区域重叠；所述栅极部件的第一部分和第二部分为所述栅极部件的相应的第四部分和第三部分关于所述第一虚线的镜像；所述栅极部件的第一部分和第四部分为所述栅极的相应的第二部分和第三部分关于所述第二虚线的镜像；一些所述栅极部件用于形成具有相应的有源区域的P型晶体管而一些所述栅极部件用于形成具有相应的有源区域的N型晶体管。

在该IC布局中，所述栅极部件和所述有源区域在每个子区域中形成至少六个晶体管，并且所述每个子区域中的所述至少六个晶体管形成SRAM单元。