[发明专利]一种移位寄存器单元、栅极驱动电路和显示装置

说明书

技术领域

本发明涉及平板显示技术领域，尤其涉及一种移位寄存器单元、栅极驱动电路和显示装置。

背景技术

如图1所示为现有技术中的移位寄存器单元的电路示意图。该移位寄存器单元包括由第一晶体管Ml构成的上拉控制模块、由第三晶体管M3和电容C构成的上拉模块、由第二晶体管M2、第四晶体管M4、第十晶体管M10和第十一晶体管M11构成的下拉模块和由第五晶体管M5、第六晶体管M6、第九晶体管M9和第八晶体管M8构成的下拉控制模块。信号输入端输入信号(INPUT)，第一时钟信号输入端输入第一时钟信号(CLK)，第二时钟信号输入端(CLKB)输入第二时钟信号(CLKB)，低电压信号输入端输入低电压信号(VSS)，复位信号输入端输入复位信号(RESET)，信号输出端输出栅极驱动信号(OUTPUT)。第一晶体管Ml的漏极、第二晶体管M2的源极、第三晶体管M3、第八晶体管M8和第六晶体管M6的栅极和电容C1的第一极的汇聚处为上拉节点(Pull Up，PU)，第五晶体管M5的漏极、第六晶体管M6的源极、第十晶体管M10和第十一晶体管M11的栅极的汇聚处为下拉节点(Pull Down，PD)节点，第八晶体管M8的漏极、第九晶体管M9的源极和第五晶体管M5的栅极的汇聚处为下拉控制节点(Pull Down Control，PD_CN)。

上述移位寄存器电路能实现移位功能。然而，由于一方面上拉模块根据高低电平交互的第一时钟信号CLK向栅极驱动信号输出端子提供栅极驱动信号(也即将第一时钟信号CLK作为第三晶体管M3输出栅极驱动信号的输入信号)；另一方面，在该栅极驱动信号同时也作为输入下一级移位寄存器的信号(也即传递信号)下，上拉模块中包含的第三晶体管M3的尺寸需要被设置的相对较大(沟道宽度约为8100μm)，因此导致该第三晶体管M3产生的寄生电容(尤其是栅漏寄生电容Cgd)较大，并且该第三晶体管M3在频繁的高低电平切换中，由于电容耦合效应的存在，频繁的被充放电，使第三晶体管M3造成大量功耗的损失，从而导致移位寄存器单元的功耗增加，最终导致使用了该移位寄存器单元的液晶显示器的功耗增加。

发明内容

本发明实施例提供了一种移位寄存器单元、栅极驱动电路和显示装置，用以解决现有的移位寄存器单元因采用时钟信号作为移位寄存器单元的输出器件的输入信号而导致的功耗较大的问题。

本发明实施例提供的具体技术方案如下：

一种移位寄存器单元，所述移位寄存器单元包括：上拉控制模块、上拉模块、下拉控制模块和下拉模块，其中：

上拉控制模块，用于根据传递信号输入端子输入的传递信号，向上拉节点输出上拉控制信号，所述上拉节点位于用于连接上拉控制模块和上拉模块的导线上；

上拉模块，用于根据所述上拉控制信号将第一时钟信号输入端子输入的第一时钟信号提供给传递信号输出端子，以及根据所述上拉控制信号和所述第一时钟信号将第一直流电源电压提供给栅极驱动信号输出端子；

下拉控制模块，用于根据所述第一时钟信号向下拉节点输出下拉控制信号，所述下拉节点位于用于连接下拉控制模块和下拉模块的导线上；

下拉模块，用于根据所述下拉控制信号、复位信号输入端子输入的复位信号和第二时钟信号输入端子输入的第二时钟信号，向上拉节点、传递信号输出端子和栅极驱动信号输出端子提供第二直流电源电压；所述第一时钟信号输入端子输入的第一时钟信号与第二时钟信号输入端子输入的第二时钟信号的相位相反。

一种栅极驱动电路，包括上述移位寄存器单元；其中，除第一个移位寄存器单元和最后一个移位寄存器单元外，其余每个移位寄存器单元的传递信号输出端子连接到与其相邻的上一级移位寄存器单元的复位信号输入端子和与其相邻的下一级移位寄存器单元的传递信号输入端子，栅极驱动电路顺序地输出各级移位寄存器单元的栅极驱动信号输出端子输出的栅极驱动信号；

第一个移位寄存器单元的传递信号输出端子与第二个移位寄存器单元的传递信号输入端子连接，最后一个移位寄存器单元的传递信号输出端子和与其相邻的上一个移位寄存器单元的复位信号输入端子相连；

第一个移位寄存器单元的传递信号输入端子输入帧起始信号。

一种显示装置，所述显示装置包含上述的栅极驱动电路。