[发明专利]低共模耦合效应的片上电感及其设计方法

说明书

【技术领域】

本发明涉及一种片上电感的设计，特别是涉及低共模耦合效应的片上电感及其设计方法。

【背景技术】

在CMOS(Complementary Metal-Oxide-Semiconductor Transistor)射频集成电路(RFIC)发展中，片上电感已成为射频集成电路中的关键元件，并被广泛应用于滤波器，LNA(噪声放大器)以及VCO(压控振荡器)等电路。无论是基于GaAs(砷化镓)工艺，还是COMS工艺的集成电路，往往都使用了多个片上电感。片上电感的面积大，而且其对于其他元件的耦合性能直接影响电路的整体性能，所以片上电感的去耦合设计十分重要。在之前的众多研究中，也已经形成了许多常用的去耦合技术。如在片上电感下方设计Patterned Shielding(格栅屏蔽)或电感四周设计Guard Ring(保护环)等结构减小电感对外耦合。

但是之前的这些去耦合设计往往只是默认为在差模电流输入情况下，而忽略了共模输入电流的耦合影响。在集成电路设计中，激励输入通常为差模信号。在差模电流输入状态下，片上电感相邻绕线的电流方向一致，螺旋电感圈内感应产生的磁场方向相同。而在实际电路中，由于谐波的原因会使电路中存在一部分共模信号。当片上电感为共模电流输入时，相邻绕线上的电流方向相反，这时相邻绕线在电感圈内感应产生的磁场方向也会相反。在现有技术中，对于如何消除片上电感之间的共模耦合影响并没有足够的重视和研究。

因此，有必要提出一种改进的技术方案来解决上述问题。

【发明内容】

本发明的目的在于提供一种片上电感及其设计方法，其可以对于减小片上电感间的共模耦合效应。

为了实现上述目的，根据本发明的一个方面，本发明提出一种片上电感，其生成于晶圆基底之上，其包括：第一连接端、第二连接端及连接于第一连接端和第二连接端之间的线路，所述线路绕成多匝线圈，所述片上电感还包括有位于所述线路中间的中间抽头，该中间抽头至第一连接端的线路长度与该中间抽头至第二连接端的线路长度相同，所述中间抽头未穿越所述线圈，所述中间抽头、所述第一连接端和第二连接端位于所述线圈的同侧。

进一步的，所述线圈的匝数为偶数，所述中间抽头未穿越所述线圈。

进一步的，所述线圈的匝数为奇数，所述中间抽头经过所述线圈的中心并穿越所述线圈。

进一步的，所述片上电感整体形成沿一对称轴的轴对称图形，该对称轴穿过所述线圈的中心，第一连接端位于该对称轴的一侧，第二连接端位于该对称轴的另一侧并与第一连接端沿所述对称轴对称，所述中间抽头位于所述对称轴上，并沿所述对称轴成自对称图形。

进一步的，所述线路中的一部分位于基底上的第一结构层，所述线路中的另一部分位于基底上的第二结构层，所述第一结构层与所述第二结构层属于所述基底上的不同的结构层。

根据本发明的另一个方面，本发明提供一种片上电感的设计方法，所述片上电感生成于晶圆基底之上，其包括第一连接端、第二连接端及连接于第一连接端和第二连接端之间的线路，所述线路绕成多匝线圈，所述片上电感的设计方法包括：确定所述片上电感的中间抽头是否需要穿过所述线圈，如果是，则将所述线圈的匝数设计为奇数，如果否，则将所述线圈的匝数设计为偶数，使得所述中间抽头、所述第一连接端和第二连接端位于所述线圈的同侧。

进一步的，所述片上电感整体形成沿一对称轴的轴对称图形，该对称轴穿过所述线圈的中心，第一连接端位于该对称轴的一侧，第二连接端位于该对称轴的另一侧并与第一连接端沿所述对称轴对称，所述中间抽头位于所述对称轴上，并沿所述对称轴成自对称图形。

进一步的，所述线路中的一部分位于基底上的第一结构层，所述线路中的另一部分位于基底上的第二结构层，所述第一结构层与所述第二结构层属于所述基底上的不同的结构层。

进一步的，所述片上电感的设计方法还包括：确定是否必须为所述片上电感设置中间抽头，如果否，则不为所述片上电感设置中间抽头，如果是，才执行确定所述片上电感的中间抽头是否需要穿过所述线圈的步骤。

与现有技术相比，如果本发明中的片上电感的中间抽头需要穿过所述线圈，则将所述线圈的匝数设计为奇数，如果本发明中的片上电感的中间抽头不需要穿过所述线圈，则将所述线圈的匝数设计为偶数，这样使得所述中间抽头、所述第一连接端和第二连接端位于所述线圈的同侧，降低共模耦合的影响。

【附图说明】