[发明专利]可变分频器以及可变分频方法

权利要求书

1.一种可变分频器，包含：

一信号源，用以产生对应于一输入值的一时脉信号；

一逻辑单元，用以回应于该时脉信号而传送一后续输入值至该信号源，其中该后续输入值是根据该输入值与一频率控制字所产生；

一第一电路单元与一第二电路单元，分别储存该输入值与该后续输入值，该第二电路单元耦接至该第一电路单元，使该后续输入值能被传送至该第一电路单元以成为该输入值；

其中该第一电路单元为一降缘触发触发器，该第二电路单元为一升缘触发触发器。

2.如权利要求1所述的可变分频器，进一步包含：

一相加单元，耦接于该第一电路单元及该第二电路单元间，用以将该频率控制字与该输入值相加以输出该后续输入值至该第二电路单元。

3.如权利要求1所述的可变分频器，其特征在于，该第一电路单元和该第二电路单元自该信号源接收该时脉信号。

4.如权利要求1所述的可变分频器，其特征在于，该时脉信号包含一升缘与一降缘，因此回应于该时脉信号的该升缘，该第一电路单元中的该输入值变为该后续输入值，且该第二电路单元中的该后续输入值变为该后续输入值与该频率控制字的结和，而回应于该时脉信号的该降缘，该第一电路单元的该输入值被传送至该信号源。

5.如权利要求1所述的可变分频器，其特征在于，该信号源进一步包含：

一多工器，根据接收自该逻辑单元的该输入值以选择多个相位延迟后时脉信号其中之一，并输出被选出的该相位延迟后时脉信号作为该多工器的一输出。

6.如权利要求5所述的可变分频器，其特征在于，该多工器的该输出为该信号源的该时脉信号。

7.如权利要求5所述的可变分频器，其特征在于，该多工器的该输出为该可变分频器的一输出频率f_out＝N*f_src/D，其中f_src为一时脉信号频率，N为该多个相位延迟后时脉信号的数量，D为由该频率控制字表示的一整数。

8.如权利要求5所述的可变分频器，其特征在于，该多个相位延迟后时脉信号是借由使一初始时脉信号通过N个相位延迟元件所组成的一串联链所产生，该初始时脉信号具有频率f_src。

9.一种可变分频方法，包含：

对应于一输入值，产生一时脉信号；

根据该输入值与一频率控制字，计算一后续输入值；

储存该输入值至一第一电路单元，并储存该后续输入值至一第二电路单元，其中该第一电路单元和第二电路单元彼此相耦接，且该第一电路单元为一降缘触发触发器，该第二电路单元为一升缘触发触发器；

传送该后续输入值至该第一电路单元，成为该输入值；

产生对应于该后续输入值的一后续时脉信号。

10.如权利要求9所述的方法，进一步包含：

于一相加单元中将该频率控制字与该输入值相加，该相加单元是耦接于该第一电路单元与该第二电路单元间；以及

传送该频率控制字与该输入值的相加结果至该第二电路单元，做为该后续输入值。

11.如权利要求10所述的方法，进一步包含：

分别于该第一电路单元和第二电路单元自一信号源接收该时脉信号。

12.如权利要求9所述的方法，进一步包含：

回应于该时脉信号的一升缘，以该第二电路单元提供的该后续输入值覆写该第一电路单元中的该输入值；

回应于该时脉信号的一升缘，以该后续输入值与该频率控制字的结和覆写该第二电路单元中的该后续输入值；以及

回应于该时脉信号的一降缘，传送该第一电路单元中的该输入值至一信号源。

13.如权利要求9所述的方法，进一步包含：

根据该输入值，自多个相位延迟后时脉信号中选择一相位延迟后时脉信号；以及

输出被选出的该相位延迟后时脉信号。

14.如权利要求13所述的方法，进一步包含：

叠代地输出一连串被选择的相位延迟后时脉信号，以产生一输出频率f_out＝N*f_src/D，其中f_src为一时脉信号频率，N为该多个相位延迟后时脉信号的数量，D为由该频率控制字表示的一整数。