[发明专利]用于窄边框液晶显示器的栅极驱动器

说明书

技术领域

本发明涉及平面显示领域，尤其一种用于窄边框液晶显示器的栅极驱动器。

背景技术

GOA(Gate Driver On Array)电路是利用薄膜晶体管液晶显示器Array制程将栅极驱动器制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。

GOA电路主要由上拉电路(Pull-up circuit)、上拉控制电路(Pull-up control circuit)、下传电路(Transfer circuit)、下拉电路(Pull-down circuit)、下拉保持电路(Pull-down Holding circuit)、以及负责电位抬升的上升电路(Boost circuit)组成。

上拉电路主要负责将输入的时钟信号(Clock)输出至薄膜晶体管(thin film transistor，TFT)的栅极，作为液晶显示器的驱动信号。上拉控制电路负责控制上拉电路的打开，一般是由上级GOA电路传递来的信号作用。下拉电路负责在输出扫描信号后，快速地将扫描信号(亦即薄膜晶体管的栅极的电位)拉低为低电平。下拉保持电路则负责将扫描信号和上拉电路的信号(亦即施加于Q点的信号)保持在关闭状态(即设定的负电位)，通常有两个下拉保持电路交替作用。上升电路则负责Q点电位的二次抬升，这样确保上拉电路的G(N)正常输出。

传统GOA电路存在如下不足之处：(1)电路的TFT和信号线的数量较多，这对不利于窄边框显示装置甚至无边框显示装置的设计；(2)较多TFT和信号线的数量，必然会增加RC效应，会使得电路具有较高的能耗，对于低能耗需求的标准较难满足，不能达到未来绿色环保的设计要求。

发明内容

有鉴于此，本发明的目的是提供一种使用较少TFT的栅极驱动器，以解决现有技术的问题。

本发明提供一种栅极驱动器，其包含：数个移位缓存单元，所述数个移位缓存单元系以串联的方式耦接，每一移位缓存单元用来依据第一时钟信号、第二时钟信号以及该每一移位缓存单元的前一个移位缓存单元的驱动信号脉冲，在所述每一移位缓存单元的输出端输出输出信号脉冲。每一移位缓存单元包含：一上拉电路，其包含第一晶体管，其栅极耦接于第一节点，源极耦接于第一时钟信号，漏极耦接于该输出端，用来依据该第一时钟信号，由该输出端提供该输出信号脉冲；一下传电路，其包含第二晶体管，其栅极耦接于该第一节点，源极耦接于第一时钟信号，漏极耦接于驱动信号端，用来依据该第一时钟信号，由该驱动信号端输出驱动信号脉冲；一上拉控制电路，其包含第三晶体管，其栅极耦接于该每一移位缓存单元的前一个移位缓存单元的输出信号端，源极耦接于该每一移位缓存单元的前一个移位缓存单元的驱动信号端，漏极耦接于该第一节点，用来依据该每一移位缓存单元的前一个移位缓存单元的该驱动信号脉冲，导通该上拉电路；一上升电路，耦接于该第一节点和该输出端之间，用来抬升该第一节点的电位；一第一下拉保持电路，耦接于该第一节点、该第一时钟信号、第一固定电压以及第二固定电压，用来依据维持该第一节点的低电平；一第二下拉保持电路，耦接于该第一节点、该每一移位缓存单元的下两个移位缓存单元的驱动信号端、该第一固定电压以及该第二固定电压，用来依据该每一移位缓存单元的下两个移位缓存单元的驱动信号，下拉该第一节点的电位；以及一下拉电路，耦接于该第一固定电压、该驱动信号端以及该每一移位缓存单元的下一个移位缓存单元的驱动信号端，用来下拉该第一节点的电位至该第一固定电压。

依据本发明，所述第一下拉保持电路包含：第四晶体管，其栅极耦接于该第一时钟信号，源极耦接于第一时钟信号，漏极耦接于第二节点；第五晶体管，其栅极耦接于该驱动信号端，源极耦接于该第二节点，漏极耦接于该第二电源电压；第六晶体管，其栅极耦接于该每一移位缓存单元的前一个移位缓存单元的驱动信号端，源极耦接于该第二节点，漏极耦接于该第二电源电压；第七晶体管，其栅极耦接于该第二时钟信号或是该第二节点，源极耦接于该第一时钟信号，漏极耦接于该第二节点；第八晶体管，其栅极耦接于该第二节点，源极耦接于该输出端，漏极耦接于该第一电源电压；第九晶体管，其栅极耦接于该第二节点，源极耦接于该第一节点，漏极耦接于该第一电源电压；以及第十晶体管，其栅极耦接于该第二节点，源极耦接于该驱动信号端，漏极耦接于该第二电源电压。

依据本发明，所述第二下拉保持电路包含：第十一晶体管，其栅极耦接于该每一移位缓存单元的下两个移位缓存单元的驱动信号端，源极耦接于该第一节点，漏极耦接于该第一电源电压。