[发明专利]逐次逼近模数转换器及其转换方法

权利要求书

1.一种逐次逼近模数转换器，其特征在于，包括：带冗余位的分段多级电容阵列、比较器、权重存储电路、编码重建电路以及控制逻辑电路，其中

所述带冗余位的分段多级电容阵列，用于采集输入电压，然后在所述控制逻辑电路的控制下产生输出电压Vout+和Vout-；其包含第1级电容阵列，第2级电容阵列，…，第m级电容阵列，第1分段电容C₁，第2分段电容C₂，…，第(m-1)分段电容C_(m-1)，前(m-1)级电容阵列中每级电容阵列至少包含1个冗余位；第m级电容阵列需要的最小冗余位个数由工艺决定的电容失配的最大值决定，其中m为大于等于2的正整数；

所述比较器用于比较所述带冗余位的分段多级电容阵列的输出电压Vout+和Vout-，并输出比较结果；

所述权重存储电路用于存储所述带冗余位的分段多级电容阵列中各组电容的权重值；

所述编码重建电路用于根据比较器输出结果和权重存储电路中的电容权重，计算逐次逼近模数转换器的输出码；

所述控制逻辑电路用于根据控制逻辑控制上述带冗余位的分段多级电容阵列、比较器、权重存储电路以及编码重建电路进行相应操作。

2.根据权利要求1所述的逐次逼近模数转换器，其特征在于，工艺和电路结构决定的电容失配误差最大值为N_{mismatch_max}个最低有效位权重，所述第m级电容阵列需要的最小冗余位个数为N_{r_min}＝log₂(2·N_{mismatch_max})。

3.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述带冗余位的分段多级电容阵列中冗余位位于与其权重相同的有效位的后一位。

4.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述带冗余位的分段多级电容阵列中第1级电容阵列包含正端电容C₁₁，C₁₂，…,C_1i，C_1r，C_1(i+1)，…,以及负端电容C'₁₁，C'₁₂，…,C'_1i，C'_1r，C'_1(i+1)，…,其中C₁₁和C'₁₁为1组，其权重为W₁₁；C₁₂和C'₁₂为1组，其权重为W₁₂；…；和为1组，其权重为；冗余电容C_1r和C'_1r为1组，其权重为W_1r；

第2级电容阵列包含正端电容C₂₁，C₂₂，…,C_2i，C_2r，C_2(i+1)，…,以及负端电容C'₂₁，C'₂₂，…,C'_2i，C'_2r，C'_2(i+1)，…,，其中C₂₁和C'₂₁为1组，其权重为W₂₁；C₂₂和C'₂₂为1组，其权重为W₂₂；…；和为1组，其权重为；冗余电容C_2r和C'_2r为1组，其权重为W_2r；

以此类推，第m级电容阵列包含正端电容C_m1，C_m2，…,C_mi，C_mr1，C_m(i+1)，…,C_mr2，…,C_mrk以及负端电容C'_m1，C'_m2，…,C'_mi，C'_mr1，C'_m(i+1)，…,C'_mr2，…,C'_mrk，其中C_m1和C'_m1为1组，其权重为W_m1；C_m2和C'_m2为1组，其权重为W_m2；…；和为1组，其权重为；C_mr1和C'_mr1为1组，其权重为W_mr1；…；冗余电容C_mrk和C'_mrk为1组，其权重为W_mrk。