[发明专利]硬件木马测试系统

权利要求书

1.一种硬件木马测试系统，其特征在于，包括：

PC机，用于生成测试向量，对测试电路中的FPGA芯片进行编程；控制NI高速数字IO板卡、示波器和所述FPGA芯片，并接收所述NI高速数字IO板卡回传的响应信号和所述示波器发送的采集信号，进行数据处理；

NI高速数字IO板卡，用于将所述PC机生成的所述测试向量输出到所述测试电路中的所述FPGA芯片，同步采集所述FPGA芯片的响应信号，并将所述响应信号回传至所述PC机；

测试电路，包括所述FPGA芯片，所述FPGA芯片接收所述NI高速数字IO板卡输出的所述测试向量；还包括精密电阻R₁和精密电阻R₂，所述精密电阻R₁用于监测所述FPGA芯片的内核电压功耗变化，所述精密电阻R₂用于监测所述FPGA芯片的辅助电压功耗变化；

示波器，用于自动触发和采集所述FPGA芯片的内核电压和辅助电压功耗变化信号，并将采集的信号发送至所述PC机；

精密稳压电源，用于给所述测试电路供电。

2.根据权利要求1所述的硬件木马测试系统，其特征在于，所述NI高速数字IO板卡提供工作时钟信号给所述测试电路中的所述FPGA芯片，实现同步控制。

3.根据权利要求1所述的硬件木马测试系统，其特征在于，所述PC机应用EDA软件工具生成所述测试向量，应用Xilinx ISE软件通过JTAG接口对所述测试电路中的所述FPGA芯片进行编程，并将编程得到的程序烧录到所述FPGA芯片的外置flash中，应用开发软件控制所述NI高速数字IO板卡、FPGA芯片和示波器，并接收所述NI高速数字IO板卡回传的响应信号和所述示波器发送的采集信号，进行数据处理。

4.根据权利要求3所述的硬件木马测试系统，其特征在于，所述测试电路还包括：

串口，用于所述FPGA芯片与所述PC机中的所述开发软件进行通信；

JTAG接口，用于所述FPGA芯片与所述PC机中的所述Xilinx ISE软件进行通信；

IO接口，用于所述FPGA芯片与所述NI高速数字IO板卡进行通信。

5.根据权利要求4所述的硬件木马测试系统，其特征在于，所述测试电路还包括芯片插座，用于插放所述FPGA芯片。

6.根据权利要求1所述的硬件木马测试系统，其特征在于，所述示波器通过差分探头采集所述FPGA芯片的内核电压和辅助电压功耗变化信号。

7.根据权利要求6所述的硬件木马测试系统，其特征在于，所述示波器采样率为5Gs/s，带宽为350MHz，采集深度为12.5Mbit/channel。

8.根据权利要求7所述的硬件木马测试系统，其特征在于，所述差分探头带宽为500MHz，测量范围为±42V。

9.根据权利要求2所述的硬件木马测试系统，其特征在于，所述NI高速数字IO板卡提供的所述工作时钟信号为200MHz以内的可编程时钟信号。

10.根据权利要求1所述的硬件木马测试系统，其特征在于，所述精密稳压电源为所述测试电路提供1.2V、2.5V和3.3V的精密电压。