[发明专利]打开多晶硅栅极的方法

说明书

技术领域

本发明属于半导体技术领域，具体地说，涉及一种打开多晶硅栅极的方法。

背景技术

多晶硅-二氧化硅-硅作为标准的场效应管(MOSFET)栅极栈堆结构，长期应用于超大规模集成电路(ULSIC)制造，并一直遵循着摩尔定律，栅极栈堆尺寸不断缩小，栅极氧化层厚度不断减薄。然而近些年，栅极氧化层厚度已减薄至物理极限，由此导致实现太薄的SiO2介质膜层遇到了无法克服的技术难题。因此，业界普遍在32nm及以下技术开始采用金属-高介电常数介质-硅的新型栅极栈堆结构，以进一步减薄有效栅氧厚度，提高器件性能，且具有与传统栅极结构接近的可靠性。金属-高介电常数介质-硅技术有效的推动了了CMOS技术向32nm及以下技术代前进。

金属-高介电常数介质-硅技术主要有两大技术方案，即前栅极Gate-first工艺和后栅极Gate-last工艺。前栅极Gate-first工艺是在对硅片进行漏/源区离子注入操作以及随后的退火工步完成之前便生成金属栅极。后栅极Gate-last工艺是在对硅片进行漏/源区离子注入操作以及随后的高温退火工步完成之后再形成金属栅极。

目前，后栅极Gate-last工艺制造的芯片，功耗更低、漏电更少，高频(即高性能)运行状态也更稳定，因此，业界已经公认Gate-last技术方案具备可持续应用潜力，满足32nm及以下技术代、甚至新器件结构FinFET的技术要求。

后栅极Gate-last工艺类似大马士革技术，先完成了所有前道器件工艺；再沉积金属前介质；然后采用化学机械抛光工艺将多晶硅栅极打开，采用刻蚀工艺将多晶硅去除；接着进行高介电常数介质和双金属电极的沉积工艺；最后采用化学机械抛光工艺将表面金属磨掉，实现金属栅极之间的隔离。该技术避开源/漏高温工艺再沉积金属电极，对nMOS管和pMOS管采用不同的金属电极材料，达到对阈值电压的有效控制。但其引入了牺牲栅电极技术，工艺较复杂，成本较高。

在上述打开多晶硅栅极的过程中，利用选择合适的研磨液进行化学机械抛光工艺来实现。其存在如下技术缺陷：

(1)多晶硅上方有多层介质膜，包括SiO2硬掩膜、Si3N4高应力膜、掺杂SiO2金属前介质膜。因此，在抛光的过程中，化学机械抛光工艺很难控制二氧化硅、氮化硅和多晶硅的抛除选择比，可能造成表面缺陷，影响产品的良率。

(2)化学机械抛光工艺的切应力可能对栅极栈堆有负面影响，甚至降低应变工程(Strain silicon)提高迁移率的实际效果。同时，高的切应力还可能引起多晶硅栅极变形，增加后续清洗工艺和沉积工艺的难度。

发明内容

本发明所要解决的技术问题是提供一种打开多晶硅栅极的方法，用以解决现有技术中单纯使用化学机械研磨抛光工艺打开栅极导致的晶片表面缺陷、切应力对栅极栈堆的负面影响，避免多晶硅栅极的变形，提高产品的良率。

为了解决上述技术问题，本发明提供了一种打开多晶硅栅极的方法，其包括：

对硅片表面的金属前介质膜进行化学机械抛光处理，使硅片上的金属前介质膜平坦化，并使平坦化后的所述金属前介质膜预留设定的厚度，向后续选择性刻蚀提供工艺窗口；

根据设定的刻蚀工艺参数，对平坦化处理后的所述金属前介质膜与所述硅片中的多晶硅栅极之间的多层介质膜进行选择性刻蚀，以打开所述硅片中的所述多晶硅栅极；其中，所述对平坦化处理后的所述金属前介质膜与所述硅片中的多晶硅栅极之间的多层介质膜进行选择性刻蚀包括：根据设定的刻蚀工艺参数，对平坦化处理后的所述金属前介质膜进行刻蚀，以停留在与所述金属前介质膜相邻的一层介质膜上。

优选地，在本发明的一实施例中，所述平坦化后的所述金属前介质膜预留设定的厚度为60～100纳米。

优选地，在本发明的一实施例中，所述对平坦化处理后的所述金属前介质膜与所述硅片中的多晶硅栅极之间的多层介质膜进行选择性刻蚀包括：

根据设定的刻蚀工艺参数，对与所述金属前介质膜相邻的一层介质膜进行刻蚀处理，停留在与所述硅片中的多晶硅栅极相邻的一层介质膜上。

优选地，在本发明的一实施例中，所述对平坦化处理后的所述金属前介质膜与所述硅片中的多晶硅栅极之间的多层介质膜进行选择性刻蚀包括：

根据设定的刻蚀工艺参数，对与所述硅片中的多晶硅栅极相邻的一层介质膜进行刻蚀处理，停留在所述硅片中的多晶硅栅极表面，以打开所述硅片中的所述多晶硅栅极。

优选地，在本发明的一实施例中，所述设定的刻蚀工艺参数包括：为达到所需刻蚀选择比设定的刻蚀气体组分及其流量、刻蚀功率、刻蚀气压。