[发明专利]用于高压MOSFET的处理方法和结构

权利要求书

1.一种设置在半导体衬底中的半导体功率器件，包括：

多个形成在半导体衬底顶部的沟槽，每个沟槽都有一个沟槽终点，沟槽终点侧壁垂直于沟槽轴向，从顶面开始垂直向下延伸到沟槽底面；以及

一个设置在沟槽底面下方的沟槽底部掺杂区，以及一个设置在沟槽终点侧壁的侧壁掺杂区，其中侧壁掺杂区沿沟槽的终点侧壁垂直向下延伸，以触及沟槽底部掺杂区，拾取沟槽底部掺杂区到半导体衬底的顶面。

2.权利要求1所述的半导体功率器件，其中： 

多个沟槽中的每个沟槽都垫有一个绝缘层，绝缘层覆盖着侧壁和沟槽底部表面。

3.权利要求1所述的半导体功率器件，其中： 

多个沟槽中的每个沟槽都垫有一个绝缘层，绝缘层覆盖着侧壁和沟槽底面，其中绝缘层覆盖侧壁和沟槽底面的厚度大致相同。

4.权利要求1所述的半导体功率器件，其中： 

多个沟槽中的每个沟槽都垫有一个绝缘层，绝缘层覆盖着侧壁和沟槽底面，其中绝缘层覆盖侧壁的厚度小于绝缘层覆盖沟槽底面的厚度。

5.权利要求1所述的半导体功率器件，其中： 

配置多个沟槽中的每个沟槽，在两个特定位置之间延伸，其中沟槽具有不同的长度，其中沟槽终点分布在半导体衬底的整个区域上的指定位置处。

6.权利要求1所述的半导体功率器件，还包括： 

 一个高压（HV）MOSFET器件。

7.权利要求1所述的半导体功率器件，还包括： 

一个高压（HV）IGBT器件。

8.一种用于在半导体衬底上制备半导体功率器件的方法，包括： 

在半导体衬底上方沉积一个硬掩膜，并根据预定义的沟槽结构形成硬掩膜的图案；

通过带图案的硬掩膜，刻蚀半导体衬底，在半导体衬底顶部形成多个沟槽，每个沟槽都有一个沟槽终点，终点侧壁垂直于沟槽轴向，从半导体衬底顶面开始垂直向下延伸到沟槽底面；

利用垂直高能注入，在沟槽底面下方形成沟槽底部掺杂区，然后去除硬掩膜；

沉积一个绝缘层，覆盖沟槽侧壁，以及沟槽底面；并且

进行低能倾斜注入，以便沿终点侧壁形成一个侧壁掺杂区，其中侧壁掺杂区沿沟槽的终点侧壁垂直向下延伸，以触及沟槽底部掺杂区，拾取沟槽底部掺杂区到半导体衬底的顶面。

9.权利要求8所述的方法，其中： 

覆盖着沟槽侧壁的绝缘层和用于覆盖沟槽底面的绝缘层厚度大致相同。

10.   权利要求8所述的方法，其中： 

 其中覆盖着沟槽侧壁的绝缘层厚度小于覆盖着沟槽底面的绝缘层厚度。

11.   权利要求8所述的方法，其中： 

通过带图案的硬掩膜刻蚀半导体衬底，在半导体顶部形成多个沟槽的步骤，还包括所制备的每个沟槽都在两个预定位置之间延伸，沟槽具有不同的长度，其中沟槽终点分布在半导体衬底整个区域上的指定位置处。