[发明专利]集成无源器件晶圆级封装三维堆叠结构及制作方法

说明书

技术领域

本发明涉及一种晶圆级封装三维堆叠结构，尤其是一种集成无源器件晶圆级封装三维堆叠结构及制作方法，属于高密度电子封装技术领域。

背景技术

晶圆级封装与传统的封装方式不同在于，传统的芯片封装是先切割再封测，封装后的面积比原芯片尺寸至少增加20%；而晶圆级封装则是先在整片晶圆上进行封装和测试，然后再划片分割，因此，封装后的体积与裸芯片尺寸相同，能大幅降低封装后的芯片尺寸。晶圆级芯片封装提供可以替代当前的焊线BGA（Ball Grid Array，球栅阵列结构的PCB）和倒装芯片BGA封装的低成本、高性能集成封装。晶圆级封装的信号、电力和地线的布线直接通过晶圆级RDL（再布线层）工艺实现，不再需要晶圆凸点制备和封装基板，从而降低封装成本，并且可以提供优于传统焊线BGA和倒装芯片BGA封装的电学功能。

薄膜集成无源技术通常能提供最优良的功能密度，以及最高集成度和最小体积。然而，传统薄膜集成无源被动器件将金属沉积在Si晶圆上，在高频电路中，半导体衬底Si会产生高频涡流现象，导致电路的性能降低，无法满足高频电路、特别是RF（射频）器件的性能要求。而玻璃衬底上集成无源被动器件，可以解决Si集成无源器件中遇到的电容品质因数Q值较低、电感带宽较窄以及高频涡流问题，满足高频电路、特别是RF器件的性能要求。

现有技术中，晶圆级芯片封装和薄膜集成无源被动器件最大的不足之处是集成度较低。一般情况下，晶圆级芯片封装不集成无源被动器件，与其匹配的无源器件占据了约80%的电路板面积和70%的产品组装成本。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种集成无源器件晶圆级封装三维堆叠结构及制作方法，将晶圆级芯片封装和玻璃集成无源被动器件（IPD）通过晶圆级键合工艺粘接在一起，实现芯片和IPD器件之间的短距离互连，提升了电学质量。

按照本发明提供的技术方案，所述集成无源器件晶圆级封装三维堆叠结构，包括晶圆级封装芯片和IPD芯片；其特征是：所述IPD芯片包括玻璃基板，在玻璃基板的正面设置IPD器件和连接IPD器件的金属布线层，金属布线层与晶圆级封装芯片的芯片信号端口连接；在所述玻璃基板的背面刻蚀形成TGV孔，TGV孔直达金属布线层；在所述玻璃基板的背面和TGV孔的内表面设置背面金属布线层，背面金属布线层分为相互绝缘的两部分，该两部分背面金属布线层分别与金属布线层连接，并分别在两部分背面金属布线层的焊盘上设置焊球，焊球与PCB板连接。

所述玻璃基板的热膨胀系数大于硅基板、小于PCB板。

所述IPD器件和金属布线层与IPD芯片的正面平齐。

所述集成无源器件晶圆级封装三维堆叠结构的制作方法，其特征是，包括以下步骤：

（1）将晶圆级封装芯片和玻璃基板的IPD芯片进行堆叠，IPD芯片正面的金属布线层与晶圆级封装芯片的芯片信号端口连接；

（2）在IPD芯片的背面刻蚀得到TGV孔，TGV孔由玻璃基板的背面刻蚀至正面的金属布线层；

（3）在玻璃基板的背面溅射金属，在玻璃基板的背面、TGV孔的内表面得到背面金属布线层；

（4）对背面金属布线层进行刻蚀，将背面金属布线层刻蚀成相互绝缘的两部分；

（5）在两部分绝缘的背面金属布线层上分别制作焊盘，在焊盘上分别制作焊球；

（6）将上述结构通过焊球与PCB板进行互连，完成集成无源器件晶圆级封装三维堆叠结构的制作。

本发明为晶圆级芯片封装和薄膜集成无源被动器件的三维集成提供了一套高效解决方案，是电子产品持续缩小尺寸、增加功能的解决方案之一，符合便携式电子产品“更快、更小、更轻”的趋势，且性价比不断提高。本发明实现芯片和无源被动集成器件（IPD）之间的短距离互连，提升了电学质量；同时，玻璃集成无源被动器件较Si集成无源被动器件的谐振电路品质因素Q值有极大的提升；并且，玻璃IPD芯片的热膨胀系数介于Si芯片和PCB载板之间（热膨胀系数Si<玻璃<PCB），本发明实现了热膨胀系数在封装体Z方向上的逐级放大，为最上层的Si芯片提供了很好的应力缓冲保护作用。本发明的实施符合电子产品发展的趋势，与现有生产技术匹配，是一套紧凑尺寸高可靠性的三维集成方案。

附图说明

图1～图6为本发明所述三维堆叠结构的制造过程的示意图。

图1为晶圆级封装芯片与IPD芯片堆叠的示意图。

图2为在IPD芯片上制作TGV孔的示意图。

图3为在玻璃基板背面制作背面金属布线层的示意图。