[发明专利]基于native晶体管的高电源抑制带隙基准源

说明书

技术领域

本发明涉及一种具有高频电源抑制的带隙基准源，该基准源用native NMOS晶体管来提高其电源抑制。

背景技术

带隙基准源(BGR)广泛应用于模拟、数字和混合信号集成电路中，提供高精度、低温度系数的参考电压源，性能指标主要包括温度系数、电源调整率、电源抑制和最低电源电压等。其中电源抑制反映了基准源对电源干扰噪声的抑制能力，已经成为了评价带隙基准源性能好坏的重要标准。

图1和图2给出了两种常用的传统带隙基准源(BGR)电路结构。图1中，运算放大器A和NMOS晶体管M1形成了一个两级放大器，可以确保节点VP和VN的电压相等。因此，双极晶体管Q1和Q2的发射极-基极电压差△V_EB可以表示为：

ΔVEB=VT*ln(n)---(1)]]>

△V_EB为双极晶体管Q1和Q2的发射极-基极电压差，其中：晶体管的热电压晶体管的热电压V_T与温度的绝对值T成正比；n是双极晶体管Q2和Q1发射极的面积比；玻尔兹曼常数K＝1.38×10^-23J/K；电子电量q＝1.6×10^-19C。发射极-基极电压差△V_EB加在电阻R1的两端，因此流过电阻R1的电流就是与绝对温度T成正比的电流，可以表示为

IPTAT=VT*ln(n)R1---(2)]]>

与绝对温度成正比的电流I_PTAT流过电阻R2或者R3(这里R2＝R3)，并与双极晶体管的发射极-基极电压差△V_EB相叠加，则输出的基准电压VREF可以表示为：

VREF=VEB_Q1+R2*VTln(n)R1---(3)]]>