[发明专利]低功耗单栅非挥发性存储器

权利要求书

1.一种低功耗单栅非挥发性存储器，包括多个存储单元电路和多个电平预置单元电路，其特征是，每个存储单元包括：电荷注入晶体管(N1)、电荷泄放晶体管(P1)、隧穿选择晶体管(P2)以及输出控制晶体管(N2)；每个电平预置单元包括：三个反相器(INV1)(INV2)(INV3)和电平预置晶体管(P3)；隧穿选择晶体管(P2)的源极、漏极和衬底连接在一起，构成隧穿选择端子(Sel)；电荷泄放晶体管(P1)的源极、漏极和衬底连接在一起，构成电荷泄放端子(Ctrl)；电荷注入晶体管(N1)和输出控制晶体管(N2)均为NMOS管，电荷注入晶体管(N1)的源极接地，漏极和输出控制晶体管(N2)的源极相连接；输出控制晶体管(N2)的衬底与电荷注入晶体管(N1)的衬底相连接并接地，栅极作为字线(WL0)，漏极和电平预置晶体管(P3)的漏极、反相器(INV1)的输出端以及反相器(INV2)的输入端相连接；电平预置晶体管(P3)的源极与衬底相连并与电源电压(VDD)连接，栅极作为电平预置端(Pre)；反相器(INV1)和反相器(INV3)的输入端与反相器(INV2)的输出端连接，反相器(INV3)的输出端输出数据；电荷泄放晶体管(P1)和隧穿选择晶体管(P2)均为PMOS管，电荷注入晶体管(N1)、电荷泄放晶体管(P1)、隧穿选择晶体管(P2)的栅极并接，共享浮栅(FG)。

2.根据权利要求1所述的低功耗单栅非挥发性存储器，其特征是对应于不同字节相同比特位的存储单元输出控制晶体管(N2)的漏极并接，共享一个电平预置单元。

3.根据权利要求1所述的低功耗单栅非挥发性存储器，其特征是所有晶体管都是与标准CMOS工艺兼容的增强型单栅晶体管，且电荷注入晶体管(N1)和输出控制晶体管(N2)采用NMOS晶体管；电荷泄放晶体管(P1)、隧穿选择晶体管(P2)以及电平预置晶体管(P3)采用PMOS晶体管。

4.根据权利要求1所述的低功耗单栅非挥发性存储器，其特征是电荷注入晶体管(N1)和电荷泄放晶体管(P1)的栅极区面积均小于隧穿选择晶体管(P2)的栅极区面积。

5.根据权利要求1或3所述的低功耗单栅非挥发性存储器，其特征是所有的NMOS晶体管直接制作在同一衬底上，且衬底接地；每个存储单元的电荷泄放晶体管(P1)和隧穿选择晶体管(P2)分别制作在各自独立的第一和第二隔离阱中；电平预置单元中的所有PMOS晶体管都制作在独立的第三隔离阱中。

6.根据权利要求1所述的低功耗单栅非挥发性存储器，其特征是电荷泄放晶体管(P1)的电荷泄放端子(Ctrl)、隧穿选择晶体管(P2)的隧穿选择端子(Sel)、输出控制晶体管(N2)的输出控制端子(WL0)以及电平预置晶体管(P3)的电平预置端子(Pre)在电荷注入操作，电荷泄放操作和读取操作时分别施加不同的电压组合，即：

电荷注入操作时，电荷泄放端子(Ctrl)与隧穿选择端子(Sel)均施加一个高于电源电压VDD的隧穿电压VFN，输出控制端子(WL0)接地，电平预置端子(Pre)接电源电压VDD；

电荷泄放操作时，电荷泄放端子(Ctrl)施加隧穿电压VFN，隧穿选择端子(Sel)和输出控制端子(WL0)均接地，电平预置端子(Pre)接电源电压VDD；

读取操作时，电荷泄放端子(Ctrl)与隧穿选择端子(Sel)均施加一个读取电压VRD，同时给电平预置端子(Pre)施加一低电平脉冲，电平预置端子(Pre)恢复高电平后，再给输出控制端子(WL0)施加电源电压VDD。

7.根据权利要求1或6所述的低功耗单栅非挥发性存储器，其特征是电源电压VDD、隧穿电压VFN、读取电压VRD均为正电压，且读取电压VRD的选取应使得当浮栅(FG)上没有负电荷时，电荷注入晶体管(N1)的栅极和源极之间的电压高于其阈值电压，浮栅(FG)上有负电荷时，电荷注入晶体管(N1)的栅极和源极之间的电压低于其阈值电压，读取电压VRD通常可由电源电压VDD充当。