[发明专利]一种制作半导体器件的方法

说明书

本发明公开了一种制作半导体器件的方法，包括：提供半导体衬底，在所述半导体衬底上形成有内部金属层；在所述半导体衬底上依次形成第一蚀刻停止层和第二蚀刻停止层，其中所述第一蚀刻停止层包括类金刚石介质层；在所述第二蚀刻停止层上形成顶部介电层；在所述顶部介电层中形成沟槽和通孔；去除所述通孔底部的第一蚀刻停止层和第二蚀刻停止层，以露出部分所述内部金属层；在所述沟槽和通孔中形成顶部金属层。根据本发明的制造工艺提高了半导体器件内部金属层的击穿电压性能和时变绝缘介质击穿(TDDB)性能。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。

背景技术

随着半导体制造技术越来越精密，集成电路也发生着重大的变革，集成在同一芯片上的元器件数量已从最初的几十、几百个增加到现在的数以百万个。为了达到复杂度和电路密度的要求，半导体集成电路芯片的制作工艺利用批量处理技术，在衬底上形成各种类型的复杂器件，并将其互相连接以具有完整的电子功能。

随着半导体器件尺寸的日益缩小，器件结构的顶部金属层将影响顶层内部金属的性能，尤其影响内部金属层的击穿电压和电子迁移。在现有技术中，当金属铜提供拉伸应力时PEOX氧化层提供压缩应力。然而，金属铜提供的应力大于PEOX氧化层提供的应力，所以，顶部金属层将表现出拉伸应力。目前，通常采用增大通孔的高度来减小金属铜应力对顶部金属层的影响。

因此，目前急需一种制作半导体器件的方法，以解决现有技术中的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：提供半导体衬底，在所述半导体衬底上形成有内部金属层；在所述半导体衬底上依次形成第一蚀刻停止层和第二蚀刻停止层，其中所述第一蚀刻停止层包括类金刚石介质层；在所述第二蚀刻停止层上形成顶部介电层；在所述顶部介电层中形成沟槽和通孔；去除所述通孔底部的第一蚀刻停止层和第二蚀刻停止层，以露出部分所述内部金属层；在所述沟槽和通孔中形成顶部金属层。

优选地，所述第一蚀刻停止层为类金刚石碳层。

优选地，所述第一蚀刻停止层具有压应力。

优选地，所述第一蚀刻停止层具有大于6.4G的压应力。

优选地，所述第一蚀刻停止层具有大于50A小于300A的厚度。

优选地，所述第二蚀刻停止层为氮化硅层，厚度为200A-500A。

优选地，所述顶部介电层为PEOX层。

优选地，在所述顶部介电层中形成沟槽和通孔的步骤包括：刻蚀所述顶部介电层以形成通孔；在所述通孔中填充牺牲层；刻蚀去除部分位于所述内部金属层上方的所述顶部介电层以形成沟槽，所述沟槽的底部与所述牺牲层齐平；去除所述牺牲层，以露出所述第二蚀刻停止层。

优选地，还包括在所述通孔中填充所述牺牲层之后回刻蚀去除部分的所述牺牲层的步骤。

优选地，在形成所述通孔的同时刻蚀去除了部分的所述第二蚀刻停止层，剩余的所述第二蚀刻停止层的厚度大于100埃。

综上所述，根据本发明的制造工艺提高了半导体器件内部金属层的击穿电压性能和时变绝缘介质击穿(TDDB)性能。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，